簡介

 

傳統(tǒng)的工業(yè)數(shù)據(jù)采集設(shè)計(jì)通常需要對模數(shù)轉(zhuǎn)換器 (ADC)之前的模擬前端 (AFE) 進(jìn)行復(fù)雜的濾波處理。模擬濾波器的主要目的是衰減不需要的帶外信號，進(jìn)而防止這類信號在所需的目標(biāo)信號上發(fā)生混疊，因此，模擬濾波器又稱為抗混疊濾波器 (AAF)。混疊頻段中不需要的信號和噪聲可能源自驅(qū)動放大器、電源切換引入的雜散，甚至是意外的干擾因素（干擾器）。

 

混疊頻率大小直接取決于 ADC 采樣速率，數(shù)據(jù)轉(zhuǎn)換器在給定瞬時帶寬下的工作速度越快，混疊頻段距離所需的信號就越遠(yuǎn)，越容易進(jìn)行濾波處理。根據(jù)這一現(xiàn)象，在精度非常高的系統(tǒng)中，設(shè)計(jì)人員通常使用具有高過采樣率和抽取濾波器的 Σ-Δ ADC。在手機(jī)基站中，將 3GPP的射頻直采頻段從 1GHz 增至 6GHz，提高了每秒千兆取樣率 (GSPS) 數(shù)據(jù)轉(zhuǎn)換器的使用率。由于 3GPP 頻段的瞬時帶寬只是此采樣率的一小部分，因此，使用過采樣GSPS 轉(zhuǎn)換器的全新架構(gòu)也放松了對模擬射頻濾波器的要求。 

 

使用逐次逼近寄存器 (SAR) ADC 的各種工業(yè)應(yīng)用（例如，電能質(zhì)量分析、聲納或采樣率在 1MSPS 到超過10MSPS 之間的工業(yè)雷達(dá)）也可以使用精密 Δ-Σ 和GSPS ADC。高速 SAR ADC 的全新 ADC35xx 和ADC36xx 系列具有一個集成式數(shù)字濾波器，因此工業(yè)應(yīng)用可利用這一過采樣和抽取設(shè)計(jì)技術(shù)來降低對外部模擬濾波器的要求。

 

對于圖 1 所示的示例，假設(shè)直流輸入信號為200kHz，ADC 采樣率為 1MSPS。實(shí)現(xiàn)約 300kHz 的通帶和 40dB 左右的混疊抑制大概需要一個五階濾波器。

 

如將 ADC 采樣率從 1MSPS 增至 16MSPS，混疊頻段就會從 800kHz 推遠(yuǎn)至 15.8MHz，所以將抗混疊濾波器替換為二階濾波器。此外，混疊頻段還會偏離此頻區(qū)（600kHz 至 2MHz），此頻區(qū)中通常包含由電源的開關(guān)穩(wěn)壓器產(chǎn)生的雜散。

內(nèi)部數(shù)字濾波器

 

下面主要介紹了內(nèi)部數(shù)字濾波器的三種作用。

1.衰減混疊頻段信號

在頻域中常用的數(shù)字抽取濾波器是數(shù)字低通濾波器。該濾波器包括三個不同的頻域：通帶、多過渡帶和混疊帶，如圖 2 所示。在本圖中，混疊帶中的任何信號都會在通帶上發(fā)生混疊，但會衰減 85dB 左右或以上。所有三個混疊帶都圍繞 FS/8、FS/4 和 3 FS/8進(jìn)行鏡像。

 

 

2.降低輸出數(shù)據(jù)速率

下游處理器可能很難處理較高的過采樣率。而且，在過采樣配置中，大部分頻譜都只包含不需要的分量，傳輸這些分量會造成不必要的能量消耗。數(shù)字濾波器會丟棄樣本并降低輸出數(shù)據(jù)速率。

 

目標(biāo)頻段不在低頻率范圍內(nèi)時，數(shù)字混頻器會對信號進(jìn)行降頻轉(zhuǎn)換，然后再進(jìn)行低通濾波，從而更大程度地降低輸出速率。

 

3.提高 SNR

數(shù)據(jù)轉(zhuǎn)換器的信噪比 (SNR) 是通過對 ADC 整個奈奎斯特區(qū)域的底噪進(jìn)行積分運(yùn)算來計(jì)算的。理論上，每個數(shù)字抽取因子 2 都會使 ADC SNR 增加 3dB。實(shí)際上，在帶內(nèi)噪聲成為主要噪聲前，ADC SNR 的增加幅度很接近3dB。

 

在之前的示例中，ADC 采樣率從 1MSPS 增至16MSPS。增加抽取因子為 16 的數(shù)字濾波器會將輸出速率降至 1MSPS，而將 ADC SNR 提高多達(dá) 12dB (4 ×3dB)。

 

噪聲頻譜密度 (NSD) 是數(shù)據(jù)轉(zhuǎn)換器噪聲性能的另一個量度。它將 SNR 和帶寬考慮在內(nèi)，通常用于比較不同的數(shù)據(jù)轉(zhuǎn)換器。例如，SNR 為 82dB 的 16MSPS ADC的 NSD 為 –151dBFS/Hz [82dB + 10 × LOG(8MHz)]。在抽取因子達(dá)到 16 后，SNR 會增加 12dB（從

82dB 增至 94dB），而 NSD 會保持在 –151dBFS/Hz[94dB + 10 × LOG (0.5MHz)]。

 

了解抽取濾波器

 

以下多項(xiàng)權(quán)衡因素決定了數(shù)字濾波器的架構(gòu)和濾波器抽頭的數(shù)量：可編程系數(shù)和固定系數(shù)、最大帶通紋波、最小阻帶衰減、延遲和功耗。例如，濾波器滾降越快，阻帶衰減越多，就會需要更多的濾波器抽頭，從而導(dǎo)致較高的功耗和較長的延遲。濾波器系數(shù)決定濾波器提供低通、高通，還是帶通頻率響應(yīng)。

 

將數(shù)字濾波器與高速數(shù)據(jù)轉(zhuǎn)換器集成時，ADC 設(shè)計(jì)人員通常使用有限沖激響應(yīng) (FIR) 半帶低通濾波器，因?yàn)檫@種濾波器的設(shè)計(jì)本質(zhì)上非常節(jié)能。半帶意味著抽取因子為 2，其他每個系數(shù)均為 0，并且這些系數(shù)無需任何計(jì)算。非零系數(shù)關(guān)于脈沖響應(yīng)中心對稱。

 

 

圖 3 顯示了常規(guī) FIR 的實(shí)現(xiàn)方案。在具有 7 個抽頭/系數(shù) (N = 7) 的半帶實(shí)現(xiàn)中，除了 h4 之外的所有偶數(shù)抽頭（h2、h6）都為 0，從而將 7 個乘法減少至 5 個。如果抽取因

子較高，會連接半帶濾波器。

 

理論上，低通、高通或帶通濾波器可以與 ADC 相集成，但是，低通濾波器是更實(shí)用的選擇，尤其是在添加復(fù)頻混頻器以構(gòu)建數(shù)字調(diào)諧器時更是如此。

 

請注意，數(shù)字濾波器位于模數(shù)轉(zhuǎn)換之后。因此，數(shù)字濾波器無法防止接收器的干擾導(dǎo)致 ADC 達(dá)到飽和狀態(tài)。但是，仍有必要使用外部濾波和可調(diào)節(jié)的增益來防止ADC 過載。

 

復(fù)頻抽取 - 數(shù)字調(diào)諧器

 

 

添加復(fù)頻混頻器 [對 I/Q 輸出使用 cos(ωt) 和 sin(ωt)]可將兩個數(shù)字低通濾波器轉(zhuǎn)換為可調(diào)節(jié)的數(shù)字帶通濾波器，如圖 4 所示。該混頻器將數(shù)控振蕩器 (NCO) 用作本振 (LO)。“I”路徑和“Q”路徑都相當(dāng)于此頻域中的低通濾波器。正弦、余弦之間的相位差消除了正/負(fù)頻率。數(shù)字混頻器會將正或負(fù)奈奎斯特區(qū)域中的任何頻率轉(zhuǎn)換為0Hz，從而實(shí)現(xiàn)功能強(qiáng)大的可調(diào)帶通濾波器，同時還替代了傳統(tǒng)的模擬混頻器。

 

 

圖 5 說明了數(shù)字調(diào)節(jié)過程。ADC 的奈奎斯特區(qū)域顯示0Hz 和 +FS/2 之間的輸入信號 (FIN)。該輸入信號 (–FIN) 的負(fù)頻率介于 0Hz 和 –FS/2 之間。輸入信號及其負(fù)頻率都與 NCO 頻率（在此示例中為 +FNCO）混合。在–FIN 旋轉(zhuǎn)至正奈奎斯特區(qū)域時，+FIN 旋轉(zhuǎn)至負(fù)奈奎斯特區(qū)域。此示例顯示了在 0Hz 下、抽取因子為 8 時帶通濾波器的響應(yīng)，會傳遞與 NCO 頻率 (FOUT = –FIN + FNCO)混頻的 –FIN 頻率。 

 

實(shí)際示例

 

在時域應(yīng)用中，數(shù)字低通濾波器可以去除輸入信號上的高頻噪聲。對脈沖形狀的波形進(jìn)行采樣時，低通濾波器將移除較高階的諧波，從而降低脈沖的邊沿速率。

 

 

綜上所述，在雷達(dá)等頻域應(yīng)用中，集成式抽取濾波器可提供強(qiáng)大的功能。圖 6 進(jìn)一步說明了分別在 FS = 65MSPS 下、使用復(fù)頻抽取因子 8 和NCO 頻率 5.5MHz 對輸入信號 FIN 進(jìn)行采樣的結(jié)果。

 

結(jié)束語

 

為了減小印刷電路板的尺寸并降低物料清單成本，設(shè)計(jì)人員希望使用數(shù)字邏輯/知識產(chǎn)權(quán) (IP)替換模擬電路。具有集成式數(shù)字濾波功能的高速SAR 數(shù)據(jù)轉(zhuǎn)換器（如 ADC35xx 和 ADC36xx 系列）非常適合各種各樣的工業(yè)應(yīng)用。與 Δ-Σ 轉(zhuǎn)換器相似，得益于較高的過采樣率和集成式數(shù)字濾波功能，這些 ADC 也放寬了對模擬濾波器的限制。復(fù)頻混頻器還可以去除模擬混頻級，從而進(jìn)一步簡化了模擬前端信號鏈。