在過去30年中，超聲前端電子設備已從分立電路升級為集成電路芯片。各類超聲波前端解決方案大大簡化系統(tǒng)設計并降低成本。 

 

考慮到超聲前端電子設備的極端要求，例如>100dB動態(tài)范圍和20Hz~>GHz工作頻率，每個小的改進都需要在晶體管級、芯片級、電路板級和系統(tǒng)級上進行大量的研發(fā)工作。與大多數(shù)混合信號系統(tǒng)類似，良好的模擬輸出始終是后續(xù)信號處理和圖像質(zhì)量改進的基礎。低功耗、低噪聲和緊湊的尺寸是超聲前端電子設計的首要考慮事項。 

 

波束合成器

 

波束合成器包括發(fā)射和接收波束合成器來實現(xiàn)電子聚焦和控制多陣元換能器的聲束。，如下圖所示從一個換能器陣元到目標的距離與從另一個陣元到目標的距離不同；因此在發(fā)送相，針對每個陣元適當?shù)匮舆t發(fā)送的信號，以使得發(fā)射器信號同時到達目標并在目標處產(chǎn)生最高聲強，也就是獲取最強回波。在接收階段，通過對接收到的回波應用適當?shù)难舆t，以實現(xiàn)線性疊加來自多個換能器陣元的回波，以實現(xiàn)最高靈敏度。 

 

圖10.用于在（a）發(fā)射相和（b）接收相中聚焦聲束的換能器波束合成器

 

由于發(fā)射電路主要是數(shù)字型，因此發(fā)射延遲實現(xiàn)是通過現(xiàn)場可編程門陣列（FPGA）或數(shù)字信號處理器（DSP）等高速計數(shù)器完成的。由于接收信號的復雜性，接收波束合成器顯然需要更多的算法優(yōu)化得以實現(xiàn)。早期基于分立晶體管電子電路信號處理能力有限。因此，接收器波束合成波束合成器以基于電感電容組合的模擬延遲線來實現(xiàn)。在20世紀80年代，接收器波束合成器開始使用多通道模數(shù)轉(zhuǎn)化芯片和數(shù)字波束合成技術(shù)。 

 

圖11.數(shù)字波束合成器圖解

 

在目前的主流超聲系統(tǒng)中，接收波束合成器一般都是數(shù)字型的。數(shù)字波束合成器通常在具有極高的計算能力的FPGA、DSP、PC或GPU（圖形處理單元）中實現(xiàn)。如前所述，較大的換能器孔徑可實現(xiàn)更佳的分辨率。因此，在高端超聲系統(tǒng)中，256個換能器元件形成一個聚焦光束，以獲得精細分辨率圖像。因此高端波束合成器所需的計算能力相當復雜。

 

生物組織在形狀、密度、聲速等方面存在異質(zhì)性。實時延遲計算和校準會基于所涉組織的聲學特性和形狀。由于波束合成器設計的重要性和復雜性，大多數(shù)超聲波公司都有自己的IP。在不影響波束形成性能的情況下，簡化波束形成器設計仍然是一個熱門話題。相信正在研發(fā)新的波束合成器架構(gòu)將廣泛用于未來的超聲系統(tǒng)。 

 

數(shù)字信號處理

 

超聲信號需要大量的信號處理，以便從原始超聲數(shù)據(jù)中提取各成像模式所需的信息。主要處理模塊包括B模式圖像重建、基于快速傅里葉變換的多普勒頻譜信息提取、基于自相關(guān)和互相關(guān)的彩色多普勒計算、超聲圖像掃描坐標轉(zhuǎn)換（2D超聲坐標到笛卡爾坐標）、圖像增強等。目前，商用處理器，如現(xiàn)場可編程門陣列（FPGA），數(shù)字信號處理器（DSP），被廣泛使用，。FPGA使系統(tǒng)設計人員能夠?qū)?nèi)部邏輯門進行硬連線，并優(yōu)化其算法的效率。另一方面，DSP為系統(tǒng)設計人員提供預定義的標準計算模塊，可實時更改和優(yōu)化他們的算法。換言之，F(xiàn)PGA以硬件效率取勝，而DSP以軟件靈活性得寵。新的信號處理器，如PC和GPU；它們的計算能力高于FPGA和DSP，而軟件開發(fā)成本則大大低于FPGA和DSP然而，由于PC和GPU的高功耗，它們并不一定適合低功耗便攜式系統(tǒng)。 

 

6. 模擬前端芯片設計中的工藝選擇

 

在任何AFE設計之前，半導體工藝選擇始終是基于設計目標的首要關(guān)鍵考慮注意事項。CMOS和BiCMOS工藝是超聲模擬前端設計中最常用的工藝。它們中的每一個都有其自身優(yōu)點，且適用于相應的電路塊。

 

BiCMOS（雙極CMOS）工藝目前比純雙極工藝更受歡迎，因為它包含用于模擬設計的高性能雙極晶體管和用于數(shù)字設計的CMOS元件。雙極晶體管適用于低噪聲放大器設計，具有超低1/f噪聲、寬帶寬和良好的功耗/噪聲效率。雙極性工藝還降低了電路電容，以獲得良好的總諧波失真。因此，基于雙極或BiCMOS工藝的放大器可在比基于CMOS工藝的放大器小得多的區(qū)域和更低的功耗下實現(xiàn)相同的性能。

 

德州儀器的0.35um BiCMOS工藝用于研究雙極和CMOS器件之間放大器設計的性能影響。下圖（a）表明，基于雙極晶體管的放大器在相同的偏置電流下可實現(xiàn)更低的噪聲；它還說明雙極晶體管具有超低1/f噪聲特性，這對于具有調(diào)制和解調(diào)電路的多普勒應用至關(guān)重要；（b）與類似的CMOS設計相比，雙極設計顯著減小了面積。當然，由于半導體工藝的特征尺寸減小，在0.35um BiCMOS工藝和<0.35um CMOS工藝之間的面積差異變小。然而，一般來講，由于上述優(yōu)點，0.35um BiCMOS工藝仍然極其適于放大器設計。 

 

圖12.基于CMOS與BiCMOS工藝設計的比較

 

當電路具有更多數(shù)字內(nèi)容和開關(guān)元件（如中速ADC）時，CMOS工藝更適合。醫(yī)學超聲信號頻率處在1~20MHz范圍內(nèi)，其ADC采樣率通常低于100MSPS，目前大多數(shù)CMOS工藝都可輕松處理。采用0.18um~65nm CMOS工藝，ADC設計可實現(xiàn)更佳的集成和功耗降低。此外，與可比較的BiCMOS工藝相比，CMOS工藝通常成本更低，且實現(xiàn)更短的制造周期。所有這些都表明CMOS工藝適用于超聲AFE中的ADC設計。 

 

總之，當降低噪聲/功耗是主要目標時，BiCMOS工藝適于超聲AFE中的TGC放大器設計，即壓控放大器（VCA）設計。另一方面，CMOS工藝是在ADC設計中實現(xiàn)低功耗和高集成度的良好選擇。特別是在0.18um至65nm的節(jié)點，與0.35um BiCMOS工藝相比，具有完整低壓數(shù)字庫的CMOS工藝可以具有競爭力的成本獲得更高的集成度。 

 

很明顯，BiCMOS VCA和CMOS ADC的組合可達到一個噪聲<0.8nV/rtHz，功耗<150mW/CH的出色模擬前端解決方案。這種組合不僅需要專用半導體工藝，還需要先進的封裝技術(shù)。下圖所示為一個模擬前端解決方案，在同一封裝中具有兩個芯片。實際上，還可以集成兩個以上的芯片和多個無源元件。此外，多芯片模塊（MCM）可為系統(tǒng)設計提供更大的靈活性。例如，若有更新的ADC或VCA解決方案，它可取代舊的AFE解決方案中的一個解決方案，且仍然保持管腳到管腳的兼容性，以獲得更佳性能。 

 

圖13.多芯片模塊封裝

 

在過去十年中，超聲波AFE的工藝技術(shù)從0.5um移至90nm，從CMOS僅移至BiCMOS和CMOS，從單芯片移至封裝中具有無源元件的多個芯片。如圖所示所有這些技術(shù)大大降低了功耗，提升了性能并縮小了芯片尺寸 

 

圖14.AFE集成度的發(fā)展

 

7. 超聲模擬電路的主要參數(shù) 

 

超聲信號有其自身的特點。正如我們在前面部分所討論的那樣，系統(tǒng)中經(jīng)常會觀察到超過100dB的動態(tài)范圍。低頻音頻電路、高頻數(shù)字電路、低噪聲放大器、低噪聲時鐘電路存在于同一系統(tǒng)、同一電路板或甚至同一芯片上。AFE設計和系統(tǒng)設計必須解決這些挑戰(zhàn)。

 

過載恢復

 

過載信號通常是指高壓發(fā)射脈沖通過高壓收發(fā)開關(guān)（T/R switch）的泄漏大信號或者是強回波信號。若AFE設計中未考慮過載恢復，它們會降低LNA、PGA、ADC和CW電路的瞬態(tài)響應性能。模擬設計人員面臨著在有限功耗預算條件下，在大動態(tài)范圍內(nèi)實現(xiàn)瞬時恢復響應且響應性能一致的挑戰(zhàn)。作為一種較為常見的設計方案，應首先在高壓收發(fā)開關(guān)設計中應用足夠的限流限壓技術(shù)，這可消除對模擬前端的第一級即低噪聲放大器的過載影響。在LNA設計中，鉗位二極管通?？煞乐筁NA進一步飽和。  

 

分析兩種常見的過載情況。第一種是由于高壓收發(fā)開關(guān)導通，考慮到超聲成像的死區(qū)時間通常在3到5us左右，因此超聲模擬前端的過載恢復時間必須達到微秒量級，。目前由基MOSFET的高壓收發(fā)開關(guān)處理，僅允許<< 1Vpp發(fā)射泄漏直通；而基于二極管橋構(gòu)成的高壓收發(fā)開關(guān)，其泄漏電壓可達2Vpp。因此大多數(shù)AFE設計為可處理~2Vpp過載信號，以滿足各種收發(fā)開關(guān)的性能。另一種過載情況是由于來自血管壁的大反射信號，超聲模擬前端必須立即恢復，以檢測血液中的小回波。第二種情況在多普勒應用中極其常見，其性能決定了血流檢測靈敏度和準確度。下圖所示為模擬血管壁強回波，然后是來自血液的小信號的反應。下述信號具有60dB的動態(tài)范圍，即5周期250mVpp信號和5MHz時的5周期250uVpp信號；小信號配置為具有0°或180°相移。下圖所示為超聲模擬前端的響應以及0°和180°響應之間的差異，即類似于多普勒應用中的相位檢測相似。小信號和相位差的提取保證了多普勒應用中的良好性能。

 

圖15.過載恢復（a）輸入信號；（b）輸出信號  

 

除快速過載響應和精確的相位檢測之外，多次過載恢復響應的一致性對于頻譜多普勒和彩色多普勒應用也是至關(guān)重要的。一致的過載恢復可減少系統(tǒng)中的頻譜噪聲或彩色噪聲。大家可通過比較來自多個信號的過載響應差異來評估一致性。

 

此外，諧波成像是大多數(shù)系統(tǒng)中的標準配置。脈沖反轉(zhuǎn)成像被廣泛使用。因此系統(tǒng)AFE保證對正脈沖和負脈沖有對稱的過載響應。最后，在超聲系統(tǒng)中經(jīng)常疊加多個不同類型的圖像便于診斷，如雙工模式、即B模式轉(zhuǎn)換到多普勒模式，甚至三共模式。以。各個工作模式使用到不同的發(fā)射電壓和占空比的發(fā)射波形。因此，AFE需要快速響應兩個或多個圖像線內(nèi)的不同過載信號。當快速切換圖像模式時，不同的過載信號不應影響AFE過載性能的一致性。   

 

多普勒應用中的信號和噪聲調(diào)制

 

超聲系統(tǒng)是復雜的混合信號系統(tǒng)，具有各類數(shù)字和模擬電路。數(shù)字信號和時鐘信號會干擾系統(tǒng)級或芯片級的模擬信號。另外諸如晶體管和二極管之類的非線性元件可調(diào)制噪聲，也會干擾RF信號。 

 

在超聲多普勒應用中，系統(tǒng)中的調(diào)制效應會影響圖像質(zhì)量和靈敏度。多普勒信號頻率范圍從20Hz到>50Khz不等。同時，多個系統(tǒng)的時序信號也在此范圍內(nèi)，如幀時鐘、成像線時鐘等。這些噪聲信號可通過接地、電源和控制管腳進入芯片。研究芯片級的調(diào)制效應，如：（PSMR）電源調(diào)制比就很重要。具有一定頻率和幅度的噪聲信號可施加在電源管腳上。若存在調(diào)制效應，則可找到邊帶信號。PSMR表示為載波和邊帶信號之間的幅度比，如下所示：  

 

圖16.PSMR（a）和IMD3（b）描述

 

除PSMR外，三階交調(diào)干擾（IMD3）是衡量混合信號IC性能的關(guān)鍵參數(shù)。同時，在超聲應用中，用于IMD3測量的輸入信號具有不同的幅度，其分別代表來自靜態(tài)組織大回波和來自流動血液的多普勒小信號，其幅度差可達20到30dB左右。系統(tǒng)設計人員可使用IMD3來估計由多普勒鏡像頻率信號所產(chǎn)生的偽像。多普勒頻譜顯示中常用40到50dB的動態(tài)范圍。因此，優(yōu)于50dBc的IMD3不應影響系統(tǒng)性能。   

 

連續(xù)波（CW）多普勒參數(shù) 

 

作為中高端系統(tǒng)的關(guān)鍵功能，連續(xù)波多普勒已開始成為便攜式系統(tǒng)的標配。與TGC路徑相比，連續(xù)波多普勒路徑具有處理更大動態(tài)范圍和更低相位噪聲的優(yōu)點。此外，由于具備這些特點，連續(xù)波多普勒波束合成通常在模擬域中實現(xiàn)。多種波束合成方法都在超聲系統(tǒng)中應用，包括無源延遲線、有源混頻器和無源混頻器。在過去幾年中，基于混頻器的連續(xù)波多普勒結(jié)構(gòu)憑借體積小、易于實現(xiàn)且支持多個CW頻率的良好靈活性而逐漸占據(jù)主導地位。此外，連續(xù)波多普勒波束合成器已集成在與TGC路徑相同的芯片上。此外無源混頻器不僅降低了功耗和噪聲，也滿足了連續(xù)波多普勒的處理要求，如寬動態(tài)范圍、低相位噪聲、精確I/Q通道增益和相位匹配等。 

 

簡化的連續(xù)波多普勒路徑框圖如下所示。整個CW路徑包括LNA、電壓電流轉(zhuǎn)換器、基于開關(guān)電路的無源混頻器、帶低通濾波器的加法器和時鐘電路。大多數(shù)模塊包括性能嚴格對稱的同相和正交通道，以實現(xiàn)良好的鏡像頻率抑制和波束合成精度。 

 

圖17.CW的簡化框圖

 

下述圖解和方程式描述了混頻器操作的原理。 

 

圖18.混頻器操作的框圖

 

方程式中，Vi(t)、Vo(t) 和LO(t)分別是混頻器的輸入、輸出和本地振蕩器信號。Vi(t)包括高次諧波；LO(t)代表方波，其包含奇數(shù)諧波分量，如下式所示：

 

 

根據(jù)方程式，來自LO(t) 的3階和5階諧波可與Vi(t)中這些頻帶中的3階和5階諧波或?qū)掝l噪聲相調(diào)制。因此，混頻器的噪聲性能會降低。為了避免這種不良影響，在LNA輸出或混頻器時鐘輸入上都需要諧波抑制電路，以實現(xiàn)更佳的噪聲系數(shù)。根據(jù)以上方程式，混頻器的轉(zhuǎn)換損耗約為20log2/π 也就是-4dB左右。 

 

優(yōu)于-46dBc鏡像頻率抑制是CW成像中的期望參數(shù)。CW I/Q通道匹配也可有助于鏡像頻率分量。文獻表明，0.25°的I/Q相位誤差可得到-53dBc抑制；且0.05dB的I/Q增益誤差可得出-50dBc抑制。它們是CW路徑的設計目標。因此，CW I/Q路徑需要嚴格的增益和相位匹配。低容差電阻（0.1%）通常用于基于運算放大器的有源濾波器。  

 

典型的CW多普勒移頻處在100Hz到20KHz之間。由于混頻特性，CW信號路徑的相位噪聲主導低血流速度。因此，大多數(shù)AFE以載波頻偏為1KHz時的CW相位噪聲作為主要性能指標。 

 

最后，CW路徑的動態(tài)范圍基于輸入?yún)⒖荚肼暫妥畲筝斎胄盘枺?/div>