【導(dǎo)讀】先前小編為大家整理了關(guān)于DSP初級學(xué)習(xí)常見問題的上半部分，今天小編繼續(xù)為大家送福利，帶來這些常見問題的下半部分。本文內(nèi)容大多來自于新手們在初學(xué)時期比較關(guān)心的問題和最常見的疑問，詳細(xì)到介紹初學(xué)需要看的文檔哦~涵蓋面十分之廣。如果你也對學(xué)習(xí)DSP抱有興趣，不妨來看看本篇文章來打下堅實的基礎(chǔ)吧。
1、DSP芯片有多大的驅(qū)動能力?
DSP的驅(qū)動能力較強(qiáng)，可以不加驅(qū)動，連接8個以上標(biāo)準(zhǔn)TTL門。
2、如何將USB同DSP相接?
USB是正在發(fā)展的一種高速串行總線。DSP同USB的連接有以下方法：
利用USB接口芯片同DSP連接，通過DSP的程序?qū)崿F(xiàn)USB的協(xié)議。此種方式，程序設(shè)計較復(fù)雜，但數(shù)據(jù)交換速度可以有保障；
利用USB控制芯片同DSP連接，USB控制芯片實現(xiàn)USB的連接，同時通過I/O口或FIFO同DSP交換數(shù)據(jù)。此種方式，程序簡單，但由于USB控制芯片的速度有限，數(shù)據(jù)交換速度同硬件選擇有關(guān)；
3、在DSP系統(tǒng)中為什么要使用CPLD?
DSP的速度較快，要求譯碼的速度也必須較快。利用小規(guī)模邏輯器件譯碼的方式，已不能滿足DSP系統(tǒng)的要求。同時，DSP系統(tǒng)中也經(jīng)常需要外部快速部件的配合，這些部件往往是專門的電路，有可編程器件實現(xiàn)。CPLD的時序嚴(yán)格，速度較快，可編程性好，非常適合于實現(xiàn)譯碼和專門電路。
4、DSP系統(tǒng)構(gòu)成的常用芯片有哪些?
電源：TPS73HD3xx，TPS7333，TPS56100，PT64xx...
Flash：AM29F400，AM29LV400...
SRAM：CY7C1021，CY7C1009，CY7C1049...
FIFO:CY7C425，CY7C42x5...
Dualport：CY7C136，CY7C133，CY7C1342...
SBSRAM：CY7C1329，CY7C1339...
SDRAM：HY57V651620BTC...
CPLD：CY37000系列，CY38000系列，CY39000系列...9)PCI：PCI2040，CY7C09449...
USB：AN21xx，CY7C68xxx...
5、DSP為什么要初始化?
DSP在RESET后，許多的寄存器的初值一般同用戶的要求不一致，例如：等待寄存器，SP，中斷定位寄存器等，需要通過初始化程序設(shè)置為用戶要求的數(shù)值。初始化程序的主要作用：
（1）設(shè)置寄存器初值。
（2）建立中斷向量表。
（3）外圍部件初始化。
6、如何判斷DSP能正常的工作。
最簡單的辦法是測量它的clkout腳輸出是否正常。
[page]
7、JTAG頭的使用會遇到哪些情況
（1）CLKOUT沒有輸出。
（2）Emu0，Emu1需要上拉。
（3）TCK的頻率為10M。
（4）在3.3VDSP中，PD腳為3.3V供電，但是仿真器上需要5V電壓供電，所以仿真器盒上需要單獨供電。
（5）仿真多片DSP。在使用菊花鏈的時候，第一片DSP的TDO接到第二片DSP的TDI即可。注意當(dāng)串聯(lián)DSP比較多的時候，信號線要適當(dāng)?shù)脑黾域?qū)動。
8、有源晶振與晶體的區(qū)別，應(yīng)用范圍及用法
（1）晶體需要用DSP片內(nèi)的振蕩器，在datasheet上有建議的連接方法。晶體沒有電壓的問題，可以適應(yīng)于任何DSP，建議用晶體。
（2）有源晶振不需要DSP的內(nèi)部振蕩器，信號比較穩(wěn)定。有源晶振用法：一腳懸空，二腳接地，三腳接輸出，四腳接電壓。
9、程序經(jīng)常跑飛的原因
（1）程序沒有結(jié)尾或不是循環(huán)的程序。
（2）nmi管腳沒有上拉。
（3）在看門狗動作的時候程序會經(jīng)常跑飛。
（4）程序編制不當(dāng)也會引起程序跑飛。5)硬件系統(tǒng)有問題。
10、為什么需要電平變換?
（1）DSP系統(tǒng)中難免存在5V/3.3V混合供電現(xiàn)象；
（2）I/O為3.3V供電的DSP，其輸入信號電平不允許超過電源電壓3.3V；
（3）5V器件輸出信號高電平可達(dá)4.4V；
（4）長時間超常工作會損壞DSP器件；
（5）輸出信號電平一般無需變換
11、電平變換的方法
總線收發(fā)器(BusTransceiver)：
常用器件：SN74LVTH245A(8位)、SN74LVTH16245A(16位)。
特點：3.3V供電，需進(jìn)行方向控制，延遲：3.5ns，驅(qū)動：-32/64mA，輸入容限：5V。
應(yīng)用：數(shù)據(jù)、地址和控制總線的驅(qū)動。
總線開關(guān)(BusSwitch)
常用器件：SN74CBTD3384(10位)、SN74CBTD16210(20位)。
特點：5V供電，無需方向控制，延遲：0.25ns，驅(qū)動能力不增加。
應(yīng)用：適用于信號方向靈活、且負(fù)載單一的應(yīng)用，如McBSP等外設(shè)信號的電平變換。
2選1切換器(1of2Multiplexer)
常用器件：SN74CBT3257(4位)、SN74CBT16292(12位)。
特點：實現(xiàn)2選1，5V供電，無需方向控制，延遲：0.25ns，驅(qū)動能力不增加。
應(yīng)用：適用于多路切換信號、且要進(jìn)行電平變換的應(yīng)用，如雙路復(fù)用的McBSPCPLD，3.3V供電，但輸入容限為5V，并且延遲較大：>7ns，適用于少量的對延遲要求不高的輸入信號。
電阻分壓
10KΩ和20KΩ串聯(lián)分壓，5V×20÷(10+20)≈3.3V。
12、硬件調(diào)試要檢查關(guān)鍵信號的狀態(tài)是否正確?
這些信號有：EMU0/1、TRST；READY、RESET、HOLD、MP/MC?？善帘位虿豢善帘蔚闹袛?。如果狀態(tài)不正確，可能會掛起仿真器或調(diào)試軟件。
13、時鐘電路選擇原則
（1）系統(tǒng)中要求多個不同頻率的時鐘信號時，首選可編程時鐘芯片；
（2）單一時鐘信號時，選擇晶體時鐘電路；
（3）多個同頻時鐘信號時，選擇晶振；
（4）盡量使用DSP片內(nèi)的PLL，降低片外時鐘頻率，提高系統(tǒng)的穩(wěn)定性；
（5）C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片內(nèi)無振蕩電路，不能用晶體時鐘電路；
（6）VC5401、VC5402、VC5409和F281x等DSP時鐘信號的電平為1.8V，建議采用晶體時鐘電路
[page]
14、一個完整的單DSP應(yīng)用系統(tǒng)包括哪些方面？
DSP芯片：DSPs的核心運算單元
電源模塊：給DSP以及外圍元件提供電壓和監(jiān)控的功能模塊
時鐘電路：給DSP提供CLK輸入；驅(qū)動其他需要時鐘的元件
存儲器：存儲數(shù)據(jù)和程序(SRAM/SDRAM/SBSRAM/ZBTRAM/FLASH)
輸入輸出模塊：執(zhí)行數(shù)據(jù)的傳輸(串口/USB/CAN/Ethernet/AD/DA)
多處理器接口：多CPU協(xié)同工作的接口(HPI/PCI/雙口RAM)
15、如何開始調(diào)試一個DSP系統(tǒng)
先不焊接器件，用萬用表量電源和地看是否短路；
先焊電源部分，看電源輸出是否正常；
焊晶振和復(fù)位電路、調(diào)試。焊接DSP并對其進(jìn)行調(diào)試；
加RAM，調(diào)試；
加FLASH，調(diào)試；
16、如何開始TIDSP的硬件開發(fā)
根據(jù)應(yīng)用領(lǐng)域選擇TI推薦的DSP類型。
參考對應(yīng)的DSP之EVM板，DSK等原理圖，完成DSP最小系統(tǒng)的搭建。
根據(jù)具體應(yīng)用需要，選擇外圍電路的擴(kuò)展，一般如語音、視頻、控制等領(lǐng)域均有成熟的電路可以從TI網(wǎng)站得到。外圍電路與DSP的接口可參看EVM或DSK，以及所選外圍電路芯片的典型接口設(shè)計原理圖；最好外圍電路芯片也選擇TI的，這樣的話不管硬件接口有現(xiàn)成原理圖、很多連DSP與其接口的基本控制源碼都有。
地址譯碼、IO擴(kuò)展等用CPLD或者FPGA來做，將DSP的地址線、數(shù)據(jù)線、控制信號線如IS/PS/DS等都引進(jìn)去有利于調(diào)試。
17、DSP的上電順序
F2812：I/O先上電，核后上電；
其他：Core先上電，IO后上電；
在Vcore和Vio之間可以添加二極管來保護(hù)；
18、Flash編程電壓和PLLV有什么特殊要求
Flash編程電壓跟PLLV對電壓的穩(wěn)定以及干凈有嚴(yán)格的要求，在設(shè)計電路板的時候需要正確的按照DATASHEET推薦來做。
19、模擬電路/數(shù)字電路的隔離
為了提高系統(tǒng)的穩(wěn)定性，數(shù)字部分和模擬部分必須獨立供電，最后模擬的跟數(shù)字的單點連接。
20、存儲器的地址線、數(shù)據(jù)線等效交換
為了保證PCB布線時的流暢以及防止打過多的過孔，可以利用存儲器特性進(jìn)行等效交換，原則如下：
DSP外部存儲器接口的數(shù)據(jù)總線為DD；
存儲器芯片的數(shù)據(jù)總線為MD[J]；
DSP外部存儲器接口的地址總線為DA[K]；
存儲器芯片的地址總線為MA[L]數(shù)據(jù)總線可以等效交換時：I不等于J；
地址總線可以等效交換時：K不等于J；
SRAM的數(shù)據(jù)可以等效交換
SDRAM：數(shù)據(jù)線字節(jié)對應(yīng)，字節(jié)內(nèi)可以打亂；
ZBTSRAM：地址線[1:0]必須對應(yīng)，其余地址線可打亂。數(shù)據(jù)線字節(jié)對應(yīng)，其他可打亂；
21、DSP主板設(shè)計的一般步驟是什么?需要特別注意的問題有哪些？
選擇芯片；設(shè)計時序，設(shè)計PCB。
需要特別注意的是時序和布線。
DSP系統(tǒng)如何消除信號干擾、靜電干擾等問題。
消除干擾：模擬和數(shù)字分開，多層板，電容濾波。
靜電干擾：一般情況下，機(jī)殼接大地，即能滿足要求。特殊情況下，電源輸入、數(shù)字量輸入串接專用的防靜電器件。
22、如何降低和克服PCB布線對模擬信號失真和串音的影響？
（1）模擬信號與模擬信號之間的干擾：布線時模擬信號盡量走粗一些，如果有條件，2個模擬信號之間用地線間隔。
（2）數(shù)字信號對模擬信號的干擾：數(shù)字信號盡量遠(yuǎn)離模擬信號，數(shù)字信號不能穿越模擬地。
23、JTAG接頭的設(shè)計
DSP內(nèi)部有EMU0/EMU1有弱上拉，如果走線過遠(yuǎn)則需要額外接10K~30K的電阻進(jìn)行上拉。
至此，關(guān)于DSP入門相關(guān)問題就全部講解完畢了，在看過本篇文章之后，各位是不是更堅定了自己學(xué)習(xí)DSP的信心呢？小編將繼續(xù)關(guān)注適合新手學(xué)習(xí)的資料，并整理成文章，幫助大家加快學(xué)習(xí)的步伐，并且走更少的彎路。
