在很多數(shù)字電位器應用中，電位器用于對信號進行微調(diào)，并不需要從0%到100%的滿量程調(diào)整，例如：一次性工廠校準等。在這些例子中，數(shù)字電位器一般提供10%以下的調(diào)整范圍?？梢岳眠@一有限的調(diào)整范圍來提高數(shù)字電位器的帶寬。

 

典型的電位器電路配置如下圖所示。這里，數(shù)字電位器用于改變信號的衰減量。R2為數(shù)字電位器，圖中還標出了寄生電容(Cwiper)。該電容是所有數(shù)字電位器固有的，它限制了電路帶寬。電位器在0至滿量程之間擺動時，R1和R3用于限制由數(shù)字電位器引起的信號衰減。

為計算電路的傳輸函數(shù)(VOUT/VIN)，可以使用不同模式的電位器—參見下圖。圖中，R2被分成了R2top和R2bottom，其中，R2top是電位器觸點以上的電阻，R2bottom是電位器觸點以下的電阻。假設我們使用的電位器具有10kΩ的端到端電阻(忽略觸點電阻的影響)，R2top和R2bottom相對于數(shù)字編碼的理想傳輸函數(shù)如第二張圖所示。下面介紹了傳輸函數(shù)的兩個端點和中點：

(1) 當電位器編碼 = 0時，R2top = 10kΩ，R2bottom = 0kΩ

(2) 當電位器編碼 = 中間位置時，R2top = R2bottom = 5kΩ

(3) 當電位器編碼 = 滿標位置時，R2top = 0kΩ，R2bottom = 10kΩ

 

 

從下圖可以得出VOUT/VIN的直流傳輸函數(shù)：

(4) VOUT/VIN = (R3 + R2bottom)/(R1 + R2 + R3)，其中R2 = R2top + R2bottom

 

 

下面，讓我們做一些假設：

假設R2 = 10kΩ (常用的數(shù)字電位器電阻值)，如果希望把輸入信號衰減到任意電平，例如，輸入值的70% ±5% (輸入值的65%到75%)。

然后，使用式(1)–(4)，可以看到有65%到75%的調(diào)整范圍，標稱值(中間位置)為70%：

(5) R1 = 24.9kΩ并且R3 = 64.9kΩ

典型應用電路的帶寬

利用式(5)的電阻值，假設Cwiper = 10pF，可以獲得表1所列出的帶寬。實際觸點電容在3pF在80pF范圍內(nèi)，與觸點電阻、步長數(shù)、所采用的IC工藝以及電位器體系結構等因素有關。3V至5V供電、32至256步長的10kΩ電位器的典型電容值為3pF–10pF。

 

注意，以上分析基于的假設是：觸點電容與電位器電阻并聯(lián)，由此限制電位器的帶寬。這種方法是最直接的電位器使用方式，如果采用更復雜的電位器配置，可能會進一步限制帶寬。因此，下面對提高帶寬的討論非常有用，即使實際得到的帶寬沒有達到預期目的。

 

表1. 圖1電路的帶寬，采用式5電阻

Condition                       Cwiper = 10pF*

-0.1dB bandwidth        -0.5dB bandwidth        -3dB Bandwidth

Pot at 0 Code             106kHz        245kHz        702kHz

Pot at Mid Scale         115kHz        265kHz        760kHz

Pot at Full Scale         130kHz        296kHz        852kHz

*注意，帶寬與觸點電容成反比。例如，采用3pF Cwiper，帶寬頻率將提高3.3倍(即，10/3)。

 

對于視頻等應用，這些帶寬還是過低。

 

提高電路帶寬

 

使用低電阻電位器

一種提高電路帶寬最明顯的方法是選擇具有較低阻值的數(shù)字電位器，例如，1kΩ電位器，按比例調(diào)整R1和R2 (1kΩ電位器與10kΩ電位器相比，阻值減小10倍)。然而，低阻值數(shù)字電位器(1kΩ)一般占用較大的裸片面積，意味著較高的成本和較大的封裝尺寸，出于這一原因，1kΩ電位器的實際應用非常有限。

 

如果某一電位器能夠滿足設計要求，上面提到的10kΩ電位器的帶寬會隨著電阻的減小而線性提高，例如，提高10倍(假設雜散觸點電容沒有變化)。

 

例如，使用1kΩ電位器，設置R1 = 2.49kΩ， R3 = 6.49kΩ，觸點電容為10pF，電位器設在中間位置，可以獲得1.15MHz的-0.1dB帶寬，以及7.6MHz的-3dB帶寬。這要比表1所列出的帶寬提高10倍。

 

使用10kΩ電位器，改變電路拓撲

 

使用高精度電位器，限制編碼范圍

與1kΩ電位器相比，選擇5kΩ和10kΩ電位器可能是更好的方案–可以獲得更小封裝的電位器，從中可以選擇易失或非易失存儲器，也有更多的數(shù)字接口選擇(up/down、I²C、SPI™)以及調(diào)整步長(32、64、128、256等)。

 

出于這一原因，下面的設計實例選擇了具有10kΩ端到端電阻的電位器。

假設由于成本、體積、接口以及電位器調(diào)整步長等因素的限制，需要使用10kΩ端到端電阻電位器，這種情況下如何提高圖1電路的帶寬呢? 

 

提高帶寬的一種方法是去掉電阻R1和R3，使用步長數(shù)多于圖1電路要求的電位器。例如，32步長電位器獲得10%的調(diào)整范圍，按照上述介紹，可以選擇替換這一步長的電位器，而使用256步長電位器，去掉R4和R6，限制電位器的調(diào)整范圍在達到要求衰減的編碼之內(nèi)—我們繼續(xù)上面的設計目標，65%到75%。這種方法在圖5給出了解釋。所使用的編碼是從0.65 × 256 ( = 166.4，使用166)到編碼0.75 × 256 ( = 192)。這個例子中使用了一個256步長的電位器；由于有限的編碼將可用步長數(shù)限制在26 (即，10%的調(diào)整范圍，僅用了256步長的10%)。26步長可用范圍對應于上例中的32步長范圍。

 

 

與32步長的電位器相比，這一方法的一個缺點是：256步長電位器的成本要高得多，可以選擇的電位器封裝尺寸較大(額外的精度需要額外的開關—例如，256步長和32步長相比，需要占用額外的裸片面積，而且，這些開關并不利于改善Cwiper)。假設Cwiper為30pF，VOUT/VIN = 0.70—在調(diào)整范圍的中點，圖5電路有384kHz的-0.1dB帶寬，879kHz的-0.5dB帶寬，2.52MHz的-3dB帶寬。與表1結果相比，帶寬提高了3倍。

 

一種成本更低、性能更好的方案是在圖1電路中加入一些分立電阻，如圖6所示。

 

 

使用并聯(lián)電阻降低電路阻抗

 

圖6中的電路在圖1基礎上增加了并聯(lián)電阻(注意，使用了圖2中引入的數(shù)字電位器模型)。并聯(lián)電阻降低了電路阻抗(從而提高了帶寬)，通過設置電路增益，限制由數(shù)字電位器在0編碼到滿標編碼之間擺動時導致的衰減，可以達到雙重目的。

 

設置電位器電路增益，使用并聯(lián)器件限制其調(diào)整范圍(R4和R5，而不是簡單使用串聯(lián)器件R1、R2和R3)，電路帶寬優(yōu)于圖1帶寬。

 

 

還需要注意，電阻R1、R2和R3還會影響電路增益，但是由于其串聯(lián)電阻要比R4和R5大得多，這種影響非常小。

 

可以通過幾個簡單的示例來說明R4和R5對圖6電路的影響。在圖7中，電路上部的電阻采用了圖中方程給出的電阻組合值。注意，由于R4是與R1和R2top并聯(lián)，它降低了電路阻抗。

 

 

在圖8中，電路下部的電阻采用了圖中方程給出的電阻組合值。注意，由于R5與R3和R2bottom并聯(lián)，它也降低了電路阻抗。正是較低的電路阻抗使得帶寬大大體高，達到設計目標的要求。

 

 

圖9結合了前面圖中的簡化示例，給出了VOUT/VIN傳輸函數(shù)。從該圖中可以清楚看到，通過降低電路阻抗(Rtop小于R1 + R2top，Rbottom小于R2bottom + R3)，提高了電路帶寬。

 

 

實際值

實際設置R1、R3、R4和R5的阻值，可以對比圖1電路得到的帶寬，從而確定R4和R5對電路性能的影響。

使用圖9中的方程，可以得出R1、R3、R4和R5的阻值，然后計算最終帶寬。
 

使用表格，可以找到滿足圖9方程的元件值：

(6) R1 = 3.48kΩ、R2 = 10kΩ、R3 = 4.53kΩ、R4 = 1kΩ和R5 = 2.8kΩ

采用這些元件值得出了表2列出的帶寬。注意，這些結果比圖1電路改善100倍，其數(shù)據(jù)列在表1中