你的位置:首頁(yè) > 電路保護(hù) > 正文

巧避兩大因素,延長(zhǎng)CMOS使用壽命

發(fā)布時(shí)間:2013-06-19 來(lái)源:ADI 責(zé)任編輯:eliane

【導(dǎo)讀】對(duì)于模擬CMOS而言,有兩大主要危害,其一是靜電,其二是過(guò)壓。因此,要做好CMOS的保護(hù),就需從這兩大主要因素入手,避免錯(cuò)誤地使用CMOS,從而延長(zhǎng)CMOS的使用壽命。本文將介紹該如何有效應(yīng)對(duì)這兩大危害。

對(duì)于模擬CMOS(互補(bǔ)對(duì)稱(chēng)金屬氧化物半導(dǎo)體)而言,兩大主要危害是靜電和過(guò)壓(信號(hào)電壓超過(guò)電源電壓)。了解這兩大危害,用戶便可以有效應(yīng)對(duì)。

靜電

由靜電荷積累(V=q/C=1kV/nC/pF)而形成的靜電電壓帶來(lái)的危害可能擊穿柵極與襯底之間起絕緣作用的氧化物(或氮化物)薄層。這項(xiàng)危害在正常工作的電路中是很小的,因?yàn)闁艠O受片內(nèi)齊納二極管保護(hù),它可使電荷損耗至安全水平。然而,在插人插座時(shí),CMOS器件與插座之間可能存在大量靜電荷。如果插人插座的第一個(gè)引腳恰巧沒(méi)有連接齊納二極管保護(hù)電路,柵極上的電荷會(huì)穿過(guò)氧化層釋放而損壞器件。以下四步有助于防止器件在系統(tǒng)裝配階段受損。

1.將未使用的CMOS器件存放于黑色導(dǎo)電泡沫材料中,這樣在運(yùn)輸時(shí)可以防止引腳之間積累電荷。
2.負(fù)責(zé)器件接插的操作人員應(yīng)通過(guò)一個(gè)塑料接地帶與系統(tǒng)電源地相連。
3.從防護(hù)性的泡沫材料中取出CMOS器件前,泡沫材料應(yīng)與電源共地,釋放掉積累的電荷。
4.在電路插人電路板之后,移動(dòng)電路板時(shí)應(yīng)保持電路板接地或屏蔽。

SCR門(mén)鎖

在使用模擬CMOS電路時(shí),最安全的做法是確保沒(méi)有超過(guò)電源電壓的模擬或數(shù)字電壓施加到器件上,并且電源電壓在額定范圍內(nèi)。盡管如此,實(shí)施承受過(guò)壓保護(hù)也是有必要的。如果理解了問(wèn)題的機(jī)制,保護(hù)措施在大多數(shù)情況下都會(huì)是行之有效的。

圖1是一個(gè)典型CMOS輸出開(kāi)關(guān)單元的電路圖及截面圖。從不同單元和區(qū)域之間的連接關(guān)系中,我們可以畫(huà)出一個(gè)等效二極管電路圖(圖2)。
典型CMOS輸出開(kāi)關(guān)單元的電路圖及截面圖
圖1:典型CMOS輸出開(kāi)關(guān)單元的電路圖及截面圖

如果在S端或D端的模擬輸人電壓超過(guò)電源電壓,由不同二極管結(jié)產(chǎn)生的寄生晶體管就會(huì)處于正向偏置模式。這些寄生的NPN和PNP晶體管形成如圖3所示的SCR(可控硅整流器)電路。
等效二極管電路圖
圖2:等效二極管電路圖

過(guò)壓能引起過(guò)大的電流和金屬化問(wèn)題。通常,運(yùn)算放大器的輸出作為S端或D端的電壓源,因此電流不能大于運(yùn)算放大器直流輸出電流的限值。然而,瞬態(tài)感應(yīng)電流仍有可能破壞CMOS器件,因此,有必要進(jìn)行保護(hù)。
圖3:CMOS開(kāi)關(guān)中的寄生晶體管效應(yīng)
圖3:CMOS開(kāi)關(guān)中的寄生晶體管效應(yīng)

圖4舉例說(shuō)明了通過(guò)在電源供電引腳串聯(lián)二極管(比如1N459)防止寄生晶體管導(dǎo)通的方法。如果S端或D端電壓高于電源電壓時(shí),CR1和/或CR2反向偏置,基極驅(qū)動(dòng)電路不能使晶體管導(dǎo)通。每個(gè)CMOS器件都應(yīng)該有一對(duì)獨(dú)立的二極管對(duì)其進(jìn)行保護(hù)。盡管這個(gè)方法很有效,但它不是萬(wàn)無(wú)一失的。如果開(kāi)關(guān)的一端連接到一個(gè)負(fù)電位(例如一個(gè)充電電容),并且另一端電壓超過(guò)UDD,則盡管有保護(hù)二極管,在Q2的一個(gè)發(fā)射極的雪崩二極管足夠提供基極驅(qū)動(dòng)使Q2導(dǎo)通。對(duì)于這種情況,必須要有一個(gè)與電容串聯(lián)的限流電源或者電阻。
圖4:電路保護(hù)方案
圖4:電路保護(hù)方案

如果在S端或D端有瞬時(shí)過(guò)壓,那么由電壓源供電的端口處的串聯(lián)電阻的建議值為300至400Ω(圖4b)。

相關(guān)閱讀:
CMOS電路IDDQ測(cè)試電路設(shè)計(jì)
http://www.me3buy.cn/restify-art/80014183
CMOS與CCD圖像傳感器技術(shù)性能對(duì)比
http://www.me3buy.cn/sensor-art/80019352
適合CMOS工藝的鋰電池保護(hù)電路設(shè)計(jì)
http://www.me3buy.cn/cp-art/80016761
要采購(gòu)晶體么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉