本文介紹連續(xù)時(shí)間Σ-Δ ADC，通過簡(jiǎn)化信號(hào)鏈來有效解決采樣問題。采用這種方法無需使用抗混疊濾波器和緩沖器，并可解決與額外組件相關(guān)的信號(hào)鏈?zhǔn)д{(diào)誤差和漂移問題。進(jìn)而可縮小解決方案尺寸，簡(jiǎn)化設(shè)計(jì)，并改善系統(tǒng)的相位匹配和整體延遲。

 

本文還將連續(xù)時(shí)間轉(zhuǎn)換器與離散時(shí)間轉(zhuǎn)換器進(jìn)行了比較，并著重介紹使用連續(xù)時(shí)間Σ-Δ ADC的系統(tǒng)優(yōu)勢(shì)和存在的限制。

 

采樣基本原理

 

數(shù)據(jù)數(shù)字化包含采樣和量化兩個(gè)基本過程，如圖1所示。采樣是第一步，其中使用采樣頻率fS將連續(xù)時(shí)間可變模擬信號(hào)x(t)轉(zhuǎn)換為離散時(shí)間信號(hào)x(n)。最終得到以 1/TS (fS = 1/TS)間隔的信號(hào)。

 

圖1.數(shù)據(jù)采樣。

 

第二步是量化，將這些離散時(shí)間樣本值估算為一個(gè)有限可能值，并用數(shù)字代碼表示，如圖1所示。這種量化為一組有限值的操作會(huì)導(dǎo)致數(shù)字化誤差，稱為量化噪聲。

 

采樣過程也會(huì)導(dǎo)致混疊，可以看到有輸入信號(hào)折返以及采樣保持時(shí)鐘頻率周圍出現(xiàn)諧波。奈奎斯特準(zhǔn)則要求采樣頻率必須至少是最高信號(hào)頻率的兩倍。如果采樣頻率小于最大模擬信號(hào)頻率的兩倍，將會(huì)出現(xiàn)一種稱為"混疊"的現(xiàn)象。

 

為了理解混疊在時(shí)域和頻域中的含義，首先來看圖2所示的單信號(hào)音正弦波采樣信號(hào)的時(shí)域表示。在本例中，采樣頻率 fS不是 fa的至少2倍，只是稍微高于模擬輸入頻率 fa，因此不符合奈奎斯特準(zhǔn)則。注意，實(shí)際樣本圖案會(huì)產(chǎn)生較低頻率 fS – fa的混疊正弦波。

 

圖2.混疊：時(shí)域表示。

 

圖3.混疊：頻域表示。

 

這種情況的相應(yīng)頻域表示如圖3所示。

 

奈奎斯特帶寬定義為從DC到 fS/2的頻譜。該頻譜可細(xì)分為無數(shù)個(gè)奈奎斯特區(qū)，每個(gè)區(qū)的寬度為 0.5fS。在實(shí)際應(yīng)用中，可以將理想采樣器用ADC后接FFT處理器來代替。FFT處理器僅提供DC到 fS/2范圍內(nèi)的輸出；即第一奈奎斯特區(qū)出現(xiàn)的信號(hào)或混疊。

 

如果采用理想的脈沖采樣器，在 fS 頻率下對(duì) fa 頻率的單頻正弦波進(jìn)行采樣（見圖1）。另外假定 fS > 2fa。采樣器的頻域輸出顯示，每個(gè) fS倍數(shù)頻率附近均會(huì)出現(xiàn)原始信號(hào)的混疊或鏡像；即 |± KfS ± fa| 頻率處，K = 1,2,3,4等。

 

接下來，我們考慮第一奈奎斯特區(qū)之外的信號(hào)（圖3）。信號(hào)頻率僅略小于采樣頻率，就是圖2中時(shí)域表示的情形。注意，即使信號(hào)位于第一奈奎斯特區(qū)之外，其鏡像（或混疊） fS – fa仍位于該區(qū)內(nèi)?；氐綀D3。很明顯，如果任何鏡像頻率 fa處出現(xiàn)干擾信號(hào)，那么也將會(huì)出現(xiàn)在 fa，因而會(huì)在第一奈奎斯特區(qū)內(nèi)產(chǎn)生雜散頻率成分。

 

解決挑戰(zhàn)，實(shí)現(xiàn)精密性能

 

對(duì)于高性能應(yīng)用，系統(tǒng)設(shè)計(jì)人員需要解決采樣過程導(dǎo)致的量化噪聲、混疊和開關(guān)電容輸入采樣問題。兩種類型的精密ADC都采用基于開關(guān)電容的采樣技術(shù)構(gòu)建，這兩種ADC分別是行業(yè)中常見的逐次逼近寄存器(SAR)和Σ-Δ ADC。

 

量化噪聲

 

在理想的奈奎斯特ADC中，ADC的LSB大小將決定進(jìn)行模數(shù)轉(zhuǎn)換時(shí)帶到輸入中的量化噪聲。這些量化噪聲都分布在 fS/2帶寬范圍內(nèi)。為了解決量化噪聲問題，首先需要采用過采樣技術(shù)，即以大幅高于奈奎斯特頻率的速率對(duì)輸入信號(hào)進(jìn)行采樣，以提高信噪比(SNR)和分辨率(ENOB)。過采樣期間，選擇使用的采樣頻率為奈奎斯特頻率的N倍 (2 × fIN)，因此必須讓相同的量化噪聲分布在N倍奈奎斯特頻率范圍內(nèi)。這也會(huì)放寬對(duì)抗混疊濾波器的要求。過采樣率(OSR)定義為 fS/2fIN，其中 fIN 是目標(biāo)信號(hào)帶寬。一般來說，對(duì)ADC進(jìn)行4倍過采樣可額外提供1位分辨率，或增加6 dB的動(dòng)態(tài)范圍。提升過采樣率可降低整體噪聲并增加動(dòng)態(tài)范圍(DR)，因?yàn)檫^采樣為ΔDR = 10log10 OSR，單位dB。

 

過采樣可以與集成數(shù)字濾波器和抽取功能一起使用和實(shí)現(xiàn)。Δ-Σ型ADC基本過采樣調(diào)制器對(duì)量化噪聲進(jìn)行整形，使其大部分出現(xiàn)在目標(biāo)帶寬以外，從而增加低頻下的整體動(dòng)態(tài)范圍，如圖4所示。然后，數(shù)字低通濾波器(LPF)濾除目標(biāo)帶寬以外的量化噪聲，抽取器降低輸出數(shù)據(jù)速率，使其回落至奈奎斯特速率。

 

圖4.過采樣示例。

 

噪聲整形是另一種用于降低量化噪聲的技術(shù)。在Σ-Δ ADC中，在環(huán)路濾波器之后的環(huán)路內(nèi)使用低分辨率（一位至五位）量化器。DAC用作反饋，用于提取輸入中的量化信號(hào)，如圖5所示。

 

圖5.噪聲整形。

 

積分器將累加量化誤差，將量化噪聲整形至更高頻率，然后使用數(shù)字濾波器進(jìn)行濾波。圖6所示為典型的Σ-Δ ADC輸出x[n]的功率譜密度(PSD)。噪聲整形斜率取決于環(huán)路濾波器的階數(shù)H(z)（見圖11），每十倍頻程為(20 × n) dB，其中n表示環(huán)路濾波器的階數(shù)。Σ-Δ ADC通過結(jié)合使用噪聲整形和過采樣，可實(shí)現(xiàn)帶內(nèi)高分辨率。帶內(nèi)帶寬等于 fODR/2 （ODR表示輸出數(shù)據(jù)速率）。通過提高環(huán)路濾波器的階數(shù)或提高過采樣率，可以獲得更高的分辨率。

 

圖6.過采樣和噪聲整形圖。

 

混疊

 

為了解決高性能應(yīng)用中的混疊，可使用更高階的抗混疊濾波器來避免任何數(shù)量的混疊?？够殳B濾波器是一款低通濾波器，其帶寬會(huì)限制輸入信號(hào)，并確保信號(hào)中不含可以折返的目標(biāo)帶寬以外的頻率分量。濾波器性能將取決于帶外信號(hào)與fS/2的接近程度和所需的衰減量。

 

對(duì)于SAR ADC，輸入信號(hào)帶寬和采樣頻率之間的差距并不大，所以我們需要使用更高階的濾波器，這要求采用更復(fù)雜、更高階的濾波器設(shè)計(jì)，且功率更高，失真更大。例如，如果采樣速度為200 kSPS的SAR的輸入帶寬為100 kHz，則抗混疊濾波器需要抑制>100 kHz的輸入信號(hào)，以確保不會(huì)產(chǎn)生混疊。這就需要使用極高階的濾波器。圖7顯示了陡峭的需求曲線。

 

圖7.混疊要求。

 

如果選擇使用400 kSPS采樣速度來降低濾波器的階數(shù)，則需要抑制>300 kHz的輸入頻率。提高采樣速度會(huì)增加功率，如果實(shí)現(xiàn)雙倍速度，需要的功率也會(huì)翻倍。由于采樣頻率遠(yuǎn)高于輸入帶寬，因此以功率為代價(jià)進(jìn)一步提高過采樣會(huì)進(jìn)一步放寬抗混疊濾波器的要求。

 

在Σ-Δ ADC中，以更高的OSR對(duì)輸入過采樣，由于采樣頻率遠(yuǎn)高于輸入帶寬，因而放寬了抗混疊濾波器的要求，如圖8所示。

 

圖8.∑-Δ 架構(gòu)中的抗混疊濾波器要求。

 

圖9顯示了SAR和離散時(shí)間Σ-Δ(DTSD)架構(gòu)中AAF的復(fù)雜程度。如果我們要使用100 kHz –3 dB輸入帶寬在采樣頻率fS下實(shí)現(xiàn)102 dB衰減，則DTSD ADC將需要使用二階抗混疊濾波器；而采用SAR ADC時(shí)在 fS 下獲得相同衰減，則需要使用五階濾波器。

 

對(duì)于連續(xù)時(shí)間Σ-Δ(CTSD) ADC，它本身具有衰減功能，所以我們無需使用任何抗混疊濾波器。

 

圖9.各種架構(gòu)的AAF濾波器要求。

 

這些濾波器對(duì)系統(tǒng)設(shè)計(jì)人員來說都是難題，他們必須優(yōu)化這些濾波器，以便在目標(biāo)頻帶內(nèi)提供衰減，并且盡可能提供更高的抑制性能。它們還會(huì)增加許多其他誤差，例如失調(diào)、增益、相位誤差和系統(tǒng)噪聲，進(jìn)而降低其性能。

 

而且，高性能ADC本身是差分式，所以我們需要使用雙倍數(shù)量的無源組件。要在多通道應(yīng)用中實(shí)現(xiàn)更好的相位匹配，信號(hào)鏈中的所有組件也必須匹配。因此，需要使用公差更嚴(yán)格的組件。

 

開關(guān)電容輸入

 

開關(guān)電容輸入采樣取決于電容上采樣輸入的建立時(shí)間，因此在開關(guān)采樣開關(guān)時(shí)，需要充電/放電瞬態(tài)電流。這稱為輸入反沖，要求使用支持這些瞬變電流的輸入驅(qū)動(dòng)放大器。此外，要求在采樣時(shí)間結(jié)束時(shí)建立輸入，而且采樣輸入的精度決定ADC的性能，意味著驅(qū)動(dòng)放大器需要在反沖事件后快速穩(wěn)定建立。因此需要使用支持快速建立并能吸收開關(guān)電容操作反沖的高帶寬驅(qū)動(dòng)器。在開關(guān)電容輸入中，每當(dāng)采樣開啟，驅(qū)動(dòng)器必須立即為保持電容提供電源。只有當(dāng)驅(qū)動(dòng)器具備足夠的帶寬能力時(shí)，才能及時(shí)提供這種電流激增。由于開關(guān)寄生，采樣時(shí)驅(qū)動(dòng)器上會(huì)出現(xiàn)反沖。如果反沖在下一次采樣前未能穩(wěn)定下來，會(huì)導(dǎo)致采樣誤差，從而影響ADC輸入。

 

圖10.采樣反沖。

 

圖10顯示了DTSD ADC上的反沖。例如，如果采樣頻率為24 Mhz，那么數(shù)據(jù)信號(hào)需要在41 ns內(nèi)建立。因?yàn)榛鶞?zhǔn)也是一個(gè)開關(guān)電容輸入，所以基準(zhǔn)輸入引腳上也需要一個(gè)高帶寬緩沖器。這些輸入信號(hào)和基準(zhǔn)電壓緩沖器也會(huì)增加噪聲，使信號(hào)鏈的整體性能下降。此外，輸入信號(hào)驅(qū)動(dòng)器的失真分量（在S&H頻率附近）會(huì)進(jìn)一步提高抗混疊要求。對(duì)于開關(guān)電容輸入，采樣速度的變化會(huì)導(dǎo)致輸入電流變化。這可能導(dǎo)致重新調(diào)諧系統(tǒng)，以減少驅(qū)動(dòng)ADC時(shí)驅(qū)動(dòng)器或前一級(jí)產(chǎn)生的增益誤差。

 

連續(xù)時(shí)間Σ-Δ ADC

 

CTSD ADC是另一種Σ-Δ ADC架構(gòu)，利用過采樣和噪聲整形等原理，但提供另一種實(shí)施采樣的方法，具有顯著的系統(tǒng)優(yōu)勢(shì)。

 

圖11將DTSD架構(gòu)和CTSD架構(gòu)進(jìn)行了比較?？梢钥吹?，DTSD架構(gòu)在環(huán)路之前對(duì)輸入采樣。環(huán)路濾波器H(z)在時(shí)間上是離散的，并使用開關(guān)電容積分器實(shí)現(xiàn)。反饋DAC也是基于開關(guān)電容。由于進(jìn)行輸入采樣會(huì)導(dǎo)致fS中產(chǎn)生混疊問題，所以對(duì)輸入采樣之前需要在輸入端使用抗混疊濾波器。

 

圖11.離散時(shí)間和連續(xù)時(shí)間調(diào)制器框圖。

 

CTSD未在輸入端配置采樣器，而是在環(huán)路內(nèi)的量化器上采樣。環(huán)路濾波器使用連續(xù)時(shí)間積分器實(shí)現(xiàn)了時(shí)間連續(xù)性，反饋DAC也是如此。與量化噪聲受到整形一樣，因采樣導(dǎo)致的混疊也會(huì)被整形。由此得出了幾乎無采樣混疊的ADC，使其自成其類。

 

CTSD的采樣頻率是固定的，這與DTSD不同，后者的調(diào)制器采樣頻率可以輕松擴(kuò)展。此外，CTSD ADC對(duì)抖動(dòng)的容忍程度也低于開關(guān)電容ADC?，F(xiàn)成的晶體或CMOS振蕩器為ADC提供本地低抖動(dòng)時(shí)鐘，有助于避免在隔離狀態(tài)下傳輸?shù)投秳?dòng)時(shí)鐘，并降低EMC。

 

CTSD具有兩大優(yōu)勢(shì)，它本身具有混疊抑制能力，并且為信號(hào)和基準(zhǔn)提供阻性輸入。

 

固有的抗混疊能力

 

把量化器移到環(huán)路內(nèi)會(huì)產(chǎn)生固有的混疊抑制。如圖12所示，輸入信號(hào)在采樣前通過環(huán)路濾波器，在量化器上產(chǎn)生的折返（混疊）誤差也會(huì)經(jīng)此濾波器去除。信號(hào)和混疊誤差與Σ-Δ環(huán)路具有相同的噪聲傳遞函數(shù)，并且在Σ-Δ架構(gòu)中實(shí)施與量化噪聲相似的噪聲整形。因此，CTSD環(huán)路的頻率響應(yīng)自然會(huì)抑制約為采樣頻率整數(shù)倍的輸入信號(hào)，充當(dāng)抗混疊濾波器的作用。

 

圖12.CTSD調(diào)制器的頻率響應(yīng)。

 

阻性輸入

 

與采樣保持配置相比，在信號(hào)和基準(zhǔn)輸入中采用阻性輸入會(huì)更易于驅(qū)動(dòng)。提供恒定阻性輸入時(shí)，不會(huì)產(chǎn)生反沖，可以完全移除驅(qū)動(dòng)器。輸入不會(huì)產(chǎn)生失真，如圖13所示。而且因?yàn)檩斎胱杩购愣ú蛔儯矡o需因增益誤差重新調(diào)諧系統(tǒng)。

 

圖13.CTSD的輸入建立。

 

即使ADC提供單極性電源，模擬輸入也可能是雙極性的。因此無需在雙極前端和ADC之間實(shí)施電平轉(zhuǎn)換。ADC的直流性能可能與輸入電阻現(xiàn)在具有輸入共模相關(guān)電流和輸入電流時(shí)的情況不同。

 

基準(zhǔn)負(fù)載也具有阻性，可以減少開關(guān)反沖，因此無需使用單獨(dú)的基準(zhǔn)電壓緩沖器。低通濾波器的電阻可以在片上，以便隨片上電阻負(fù)載一起跟蹤（因?yàn)樗鼈兊牟牧峡赡芟嗤?，以減少增益誤差溫度偏移。

 

CTSD架構(gòu)并非新生事物，但工業(yè)和儀器儀表市場(chǎng)的大趨勢(shì)要求在更高帶寬下具有直流和交流精度性能。此外，客戶更喜歡適用于大部分解決方案的單一平臺(tái)設(shè)計(jì)，以幫助他們縮短上市時(shí)間。

 

CTSD架構(gòu)相對(duì)于其它類型ADC具有多方面優(yōu)勢(shì)，成為高性能音頻和蜂窩式手機(jī)射頻前端等眾多應(yīng)用的首選。這些優(yōu)勢(shì)包括更容易集成和功耗更低，但更重要的是，使用CTSD能夠解決多個(gè)重要的系統(tǒng)問題。由于存在許多技術(shù)缺陷，CTSD的使用以前局限于音頻/帶寬和較低的動(dòng)態(tài)范圍。因此，高精度、高性能/中等帶寬應(yīng)用的主流解決方案一直是高性能奈奎斯特速率轉(zhuǎn)換器，例如逐次逼近型ADC和過采樣DTSD轉(zhuǎn)換器。

 

然而，ADI公司最近取得的技術(shù)突破能克服之前的許多限制。AD7134是首款基于CTSD的高精度直流至400 kHz帶寬ADC，可以實(shí)現(xiàn)更高的性能規(guī)格，同時(shí)提供直流精度，進(jìn)而能夠解決高性能儀器儀表應(yīng)用中的多個(gè)關(guān)鍵的系統(tǒng)級(jí)問題。AD7134也集成了一個(gè)異步采樣速率轉(zhuǎn)換器(ASRC)，能夠通過CTSD的固定采樣速度，以不同的數(shù)據(jù)數(shù)率提供數(shù)據(jù)。輸出數(shù)據(jù)速率可以不受調(diào)制器采樣頻率影響，且可以確保成功使用CTSD ADC實(shí)現(xiàn)不同粒度的吞吐量。還可以在粒度級(jí)別靈活改變輸出數(shù)據(jù)速率，從而支持用戶使用相干采樣。

 

AD7134的信號(hào)鏈優(yōu)勢(shì)

 

無混疊

 

固有的混疊抑制消除了對(duì)抗混疊濾波器的需求，由此減少了組件數(shù)量，且使解決方案尺寸更小。更重要的是，與抗混疊濾波器相關(guān)的性能問題都不復(fù)存在，例如下降、失調(diào)、增益誤差、相位誤差，以及系統(tǒng)中的噪聲等。

 

低延遲信號(hào)鏈

 

抗混疊濾波器會(huì)根據(jù)抑制需求顯著增加信號(hào)鏈的整體延遲。移除濾波器可以完全消除這種延遲，并在嘈雜的數(shù)控環(huán)路應(yīng)用中實(shí)施精密轉(zhuǎn)換。

 

出色的相位匹配

 

無需在系統(tǒng)級(jí)配備抗混疊濾波器，使多通道系統(tǒng)的相位匹配性能得到了大幅提升。非常適合要求提供通道間低失配的應(yīng)用，例如振動(dòng)監(jiān)測(cè)、功率測(cè)量、數(shù)據(jù)采集模塊和聲吶等。

 

可靠抵御干擾

 

因?yàn)楸旧砭哂袨V波功能，所以CTSD ADC不受任何系統(tǒng)級(jí)干擾，以及IC內(nèi)部干擾影響。對(duì)于DTSD ADC和SAR ADC，則必須注意減少ADC采樣時(shí)的干擾。此外，因?yàn)楸旧砭哂袨V波功能，所以電源線路也不會(huì)受干擾。

 

阻性輸入

 

因?yàn)榫邆浜愣ǖ淖栊阅M輸入和基準(zhǔn)輸入，所以完全無需再使用專用的驅(qū)動(dòng)器。此外，所有與性能相關(guān)的問題，例如失調(diào)、增益、相位誤差和系統(tǒng)噪聲誤差等都不復(fù)存在。

 

易于設(shè)計(jì)

 

因?yàn)樵O(shè)計(jì)元件的數(shù)量大幅減少，所以實(shí)現(xiàn)精密性能的難度也大大降低。從而可縮短設(shè)計(jì)時(shí)間，加快產(chǎn)品上市，簡(jiǎn)化BOM管理，并提高可靠性。

 

尺寸

 

無需使用抗混疊濾波器、驅(qū)動(dòng)器和基準(zhǔn)緩沖器，使系統(tǒng)電路板的尺寸大幅減小?？梢允褂脙x器儀表放大器來直接驅(qū)動(dòng)ADC。對(duì)于AD7134，因?yàn)樗皇且粋€(gè)差分輸入ADC，所以可以使用差分儀表放大器（例如 LTC6373 ）作為驅(qū)動(dòng)器。圖14中比較了離散時(shí)間信號(hào)鏈和連續(xù)時(shí)間信號(hào)鏈。實(shí)驗(yàn)結(jié)果顯示，與等效離散時(shí)間信號(hào)鏈相比，連續(xù)時(shí)間信號(hào)鏈可以節(jié)省70%的面積，因而非常適合高密度多通道應(yīng)用。

 

圖14.離散時(shí)間（左）信號(hào)鏈和連續(xù)時(shí)間（右）信號(hào)鏈比較。 

 

圖15.離散時(shí)間信號(hào)鏈和連續(xù)時(shí)間信號(hào)鏈尺寸比較。

 

總之，AD7134可以輕松實(shí)現(xiàn)設(shè)計(jì)導(dǎo)入，大幅縮小系統(tǒng)尺寸，簡(jiǎn)化信號(hào)鏈設(shè)計(jì)，提高系統(tǒng)的可靠性，并縮短整體上市時(shí)間，且不會(huì)降低精密儀表應(yīng)用的性能參數(shù)要求。

 

參考電路

 

Kester, Walt. "MT-002：奈奎斯特準(zhǔn)則對(duì)數(shù)據(jù)采樣系統(tǒng)設(shè)計(jì)有何意義。" ADI公司，2009年。

 

Pavan, Shanti. "連續(xù)時(shí)間Δ∑調(diào)制器使用開關(guān)電容反饋DAC實(shí)施混疊抑制。" IEEE電路與系統(tǒng)論文集I：正式論文，第58卷第2期，2011年2月。

 

Schreier, Richard and Gabor C. Temes. 了解Σ-△數(shù)據(jù)轉(zhuǎn)換器。 John Wiley and Sons，2005年。

 

致謝

 

作者感謝Abhilasha Kawle、Avinash Gutta和Roberto Maurino對(duì)本文提供的支持。

 

 

推薦閱讀：