射頻采樣ADC采用深亞微米CMOS工藝技術(shù)制造，并且半導(dǎo)體器件的物理特性表明較小的晶體管尺寸支持的最大電壓也較低。因此，在數(shù)據(jù)手冊(cè)中規(guī)定的出于可靠性原因而不應(yīng)超出的絕對(duì)最大電壓，將當(dāng)前主流的射頻采樣ADC與之前的老器件相比，可以發(fā)現(xiàn)這個(gè)電壓值是變小的。

 

在使用ADC對(duì)輸入信號(hào)進(jìn)行數(shù)字量化的接收機(jī)應(yīng)用中，系統(tǒng)設(shè)計(jì)人員必須密切關(guān)注絕對(duì)最大輸入電壓。該參數(shù)直接影響ADC的使用壽命和可靠性。不可靠的ADC可能導(dǎo)致整個(gè)無(wú)線電系統(tǒng)無(wú)法使用，且更換成本也許非常巨大。

 

為了抵消過(guò)壓帶來(lái)的風(fēng)險(xiǎn)，射頻采樣ADC集成了可以檢測(cè)高電平閾值的電路，允許接收機(jī)通過(guò)自動(dòng)增益控制(AGC)環(huán)路調(diào)節(jié)增益來(lái)進(jìn)行補(bǔ)償。但是，如果采用流水線型ADC，則與架構(gòu)相關(guān)的固有延遲可能導(dǎo)致輸入暴露于高電平之下，從而可能損害ADC輸入。本文討論了一種簡(jiǎn)單的方法來(lái)增強(qiáng)AGC環(huán)路，保護(hù)ADC。

 

輸入架構(gòu)

 

射頻采樣ADC可采用多種不同的設(shè)計(jì)，最常見(jiàn)的一種是流水線架構(gòu)，該架構(gòu)采用多級(jí)級(jí)聯(lián)，將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。第一級(jí)最重要，可以是緩沖或未緩沖級(jí)。選擇哪種設(shè)計(jì)取決于設(shè)計(jì)要求和性能目標(biāo)。例如，一個(gè)帶緩沖器的ADC通常在頻率范圍內(nèi)具有更好的SFDR性能，但功耗比不帶緩沖器的ADC更高。

 

前端設(shè)計(jì)同樣會(huì)根據(jù)ADC是否有緩沖級(jí)而改變。沒(méi)有緩沖器的ADC需要使用額外的串聯(lián)電阻來(lái)處理輸入電荷反沖，它同樣會(huì)改善SFDR性能。圖1和圖2顯示了AD9625未緩沖和AD9680緩沖射頻采樣ADC的等效輸入電路簡(jiǎn)化圖。為簡(jiǎn)明起見(jiàn)，僅顯示單端輸入。

 

圖1. 未緩沖射頻采樣ADC輸入的等效電路

 

圖2. 緩沖射頻采樣ADC輸入的等效電路

 

無(wú)論采用何種架構(gòu)，ADC輸入端可持續(xù)的絕對(duì)最大電壓由MOSFET能夠處理的電壓決定。緩沖輸入更復(fù)雜，且比未緩沖輸入功耗更大。ADC具有多種不同類(lèi)型的緩沖器，最常見(jiàn)的一種是源極跟隨器。

 

故障機(jī)制

 

緩沖和未緩沖ADC的故障機(jī)制有所不同，但通常是在超出允許的最大柵極-源極電壓(VGS)或漏極-源極電壓(VDS)時(shí)發(fā)生故障。這些電壓如圖3所示。

 

圖3. MOS晶體管的關(guān)鍵電壓

 

例如，假設(shè)VDS超過(guò)允許的最大電壓，則發(fā)生VDS擊穿故障，這通常在MOSFET處于關(guān)斷狀態(tài)且在漏極施加了相對(duì)于源極的過(guò)量電壓時(shí)發(fā)生。如果VGS超過(guò)允許的最大電壓，則它會(huì)導(dǎo)致VGS擊穿（亦稱(chēng)為氧化層擊穿）。這通常在MOSFET處于導(dǎo)通狀態(tài)且在柵極施加了相對(duì)于源極的過(guò)量電壓時(shí)發(fā)生。

 

未緩沖ADC的故障機(jī)制

 

圖4顯示的是一個(gè)未緩沖ADC輸入。采樣過(guò)程由反相時(shí)鐘信號(hào)Φ和Φ控制，它們是MOSFET M1的采樣/保持信號(hào)以及MOSFET M2的復(fù)位信號(hào)。M1導(dǎo)通時(shí)，M2關(guān)斷，且電容CSW跟蹤信號(hào)（采樣或跟蹤模式）。當(dāng)M1關(guān)斷時(shí)，MDAC中的比較器作出判斷后M2導(dǎo)通，電容CSW復(fù)位。這樣可在采樣階段使采樣電容為下一次采樣做好準(zhǔn)備。該電路通常工作狀態(tài)優(yōu)良。

 

但是，高壓輸入使M2暴露在超出其漏源電壓的應(yīng)力之下。當(dāng)對(duì)輸入高壓進(jìn)行采樣（M1導(dǎo)通、M2關(guān)斷）時(shí)，M2會(huì)暴露于較大的VDS之下，其在不足采樣時(shí)鐘半周期的時(shí)間內(nèi)處于關(guān)斷狀態(tài)，但哪怕只是瞬時(shí)的暴露也會(huì)降低電路的可靠性，導(dǎo)致ADC隨時(shí)間失效。在復(fù)位模式下（M1關(guān)斷、M2導(dǎo)通），因M1的漏極上有輸入信號(hào)，從而也會(huì)暴露于大的VDS電壓。

 

圖4. 未緩沖ADC輸入的故障模式

 

緩沖ADC的故障機(jī)制

 

圖5顯示的是一個(gè)緩沖ADC輸入。采樣和復(fù)位信號(hào)適用相同的時(shí)鐘方案。無(wú)論相位如何，當(dāng)緩沖器M3柵極暴露于高壓輸入時(shí)，產(chǎn)生電流I1以及I2。電流源I1采用PMOS晶體管實(shí)現(xiàn)，而I2采用NMOS晶體管實(shí)現(xiàn)。M3柵極上的高電壓導(dǎo)致I1和I2 MOSFET產(chǎn)生過(guò)大的VDS。此外，M3柵極上的高電壓還可導(dǎo)致氧化層擊穿。

 

圖5. 緩沖ADC輸入的故障模式

 

緩沖和未緩沖ADC的擊穿機(jī)制有所不同，因此絕對(duì)最大輸入電壓同樣有所不同，如表1所以。

 

表1. 緩沖與未緩沖ADC的絕對(duì)最大值規(guī)格

 

ADC Input Protection Using a TVS Diode

 

ADC inputs 有幾種方式可以保護(hù)ADC輸入不受高壓影響。部分ADC（特別是射頻采樣ADC）具有內(nèi)置電路，可以檢測(cè)輸入電壓并在超過(guò)設(shè)定閾值時(shí)進(jìn)行上報(bào)。如數(shù)據(jù)手冊(cè)中所述，該快速檢測(cè)輸出存在一些延遲，因此依然會(huì)使ADC輸入端短時(shí)間內(nèi)暴漏于高壓之下。

 

有幾種方式可以保護(hù)ADC輸入不受高壓影響。部分ADC（特別是射頻采樣ADC）具有內(nèi)置電路，可以檢測(cè)輸入電壓并在超過(guò)設(shè)定閾值時(shí)進(jìn)行上報(bào)。如數(shù)據(jù)手冊(cè)中所述，該快速檢測(cè)輸出存在一些延遲，因此依然會(huì)使ADC輸入端短時(shí)間內(nèi)暴漏于高壓之下。

 

圖6. 帶TVS二極管保護(hù)的ADC前端電路

 

雖然TVS二極管通過(guò)箝位過(guò)量電壓保護(hù)ADC輸入，但它們會(huì)極大地惡化諧波性能。圖7顯示了具有30 MHz、–1 dBFS輸入的14位、250 MSPS無(wú)緩沖ADC的前端帶與不帶TVS二極管時(shí)的FFT比較情況。

 

圖7. 帶與不帶TVS二極管保護(hù)的ADC前端電路FFT比較

 

TVS二極管會(huì)極大地惡化奇次諧波性能，因?yàn)樗鼈冊(cè)诓蛔饔脼轶槲坏臅r(shí)候就相當(dāng)于一反向偏置二極管。該P(yáng)N二極管具有結(jié)電容CJ0，該電容與ADC內(nèi)部開(kāi)關(guān)動(dòng)作產(chǎn)生的非線性反沖電流互相作用，產(chǎn)生一個(gè)與模擬輸入信號(hào)混合的電壓信號(hào)。該混合信號(hào)在ADC內(nèi)部被采樣，產(chǎn)生極大的三次諧波。在過(guò)壓條件下的時(shí)域曲線（圖8）顯示了TVS二極管的箝位削壓的功能。這并不表示TVS二極管不適合用來(lái)保護(hù)ADC輸入，只是必須仔細(xì)考慮二極管規(guī)格，以便達(dá)到性能要求。選擇二極管類(lèi)型及其參數(shù)時(shí)必須作更全面的考慮。

 

圖8. 前端電路中的TVS二極管保護(hù)導(dǎo)致削波信號(hào)

 

當(dāng)帶寬和采樣速率達(dá)到GHz和GSPS級(jí)別時(shí)，射頻采樣ADC可以簡(jiǎn)化無(wú)線電接收機(jī)設(shè)計(jì)，因?yàn)樗鼈儾恍枰狝DC前具有很多的混頻級(jí)，但這樣會(huì)讓ADC輸入易受過(guò)壓應(yīng)力影響。圖9顯示的是用于射頻采樣ADC的典型前端設(shè)計(jì)，采用放大器驅(qū)動(dòng)。新一代放大器專(zhuān)為與這些ADC實(shí)現(xiàn)接口而設(shè)計(jì)，具有快速攻擊響應(yīng)輸入管教，可通過(guò)串行外設(shè)接口(SPI)配置，將輸出衰減為預(yù)定增益?？焖俟繇憫?yīng)引腳可以配置為響應(yīng)射頻采樣ADC的快速檢測(cè)輸出。ADA4961是具有快速攻擊響應(yīng)功能的新一代放大器實(shí)例。AD9680 和 AD9625 是具有快速檢測(cè)功能的射頻采樣ADC實(shí)例。

 

圖9. 帶快速攻擊響應(yīng)功能的放大器驅(qū)動(dòng)帶快速檢測(cè)功能的射頻采樣ADC

 

只要輸入電壓處于合理的范圍之內(nèi)，圖9中的拓?fù)浔隳芄ぷ髁己谩Ｅe例而言，假如該接收機(jī)的輸入端收到突發(fā)高壓信號(hào)，則放大器的輸出將上升至放大器電源軌的電壓水平（本例中為5 V）。這將產(chǎn)生巨大的電壓擺幅，超過(guò)ADC輸入端的絕對(duì)最大額定電壓?？焖贆z測(cè)功能存在一定延遲（AD9680-1000為28個(gè)時(shí)鐘周期或28 ns），因此等到快速檢測(cè)邏輯輸出告訴放大器置位快速攻擊響應(yīng)時(shí)，ADC早已暴露在高壓下數(shù)個(gè)時(shí)鐘周期。這可能降低ADC的可靠性，因此無(wú)法承受這種風(fēng)險(xiǎn)的系統(tǒng)設(shè)計(jì)必須采用第二保護(hù)模式。具有極低器件和寄生電容的快速響應(yīng)肖特基二極管在這種情況下十分管用。特定二極管的關(guān)鍵參數(shù)可參見(jiàn)數(shù)據(jù)手冊(cè)。

 

反向擊穿電壓(VBR)——AD9680輸入引腳上的最大輸入電壓——相對(duì)于AGND約為3.2 V，因此為該二極管選擇數(shù)值為3 V的反向擊穿電壓。

 

結(jié)電容(CJ0)——二極管電容應(yīng)盡可能低，確保正常工作時(shí)二極管不影響ADC的交流性能(SNR/SFDR)。

 

圖10顯示的是無(wú)源前端，肖特基二極管位于ADC之前。無(wú)源前端比較容易演示肖特基二極管在不影響交流性能情況下對(duì)ADC輸入端的保護(hù)。

 

圖10. 顯示射頻采樣ADC和肖特基二極管的無(wú)源前端電路

 

這顆射頻采樣ADC經(jīng)過(guò)測(cè)試可輸入高達(dá)2 GHz頻率的信號(hào)，因此選用RF肖特基二極管(RB851Y)。表2顯示RB851Y的關(guān)鍵參數(shù)；表明該器件適合該應(yīng)用。測(cè)試結(jié)果顯示二極管防止了ADC輸入電壓超過(guò)其3.2 V的絕對(duì)最大電壓（相對(duì)于AGND）。圖11顯示的是一個(gè)單端輸入（ADC的VIN+引腳）暴露在高壓之下（185 MHz）的情況。肖特基二極管將電壓箝位至3.0 V左右（相對(duì)于AGND），防止ADC輸入達(dá)到3.2 V限值。圖12顯示的是在肖特基二極管箝位下的AD9680輸入端的差分信號(hào)。

 

表2. 用于保護(hù)射頻采樣ADC輸入的肖特基二極管關(guān)鍵參數(shù)

 

圖11. 肖特基二極管箝位的單端ADC輸入

 

圖12. 肖特基二極管箝位AD9680差分輸入信號(hào)

 

下一步，我們測(cè)量正常工作性能。AD9680按照數(shù)據(jù)手冊(cè)中的建議進(jìn)行控制，但輸入如圖10所示進(jìn)行修改。模擬輸入頻率變化范圍為10 MHz至2 GHz。CJ0的超低數(shù)值應(yīng)當(dāng)不會(huì)對(duì)ADC的SNR和SFDR性能造成影響。

 

圖13. AD9680帶肖特基二極管保護(hù)時(shí)SNR/SFDR與模擬輸入頻率的關(guān)系

 

肖特基二極管根本不會(huì)影響SNR性能，但某些頻率下SFDR與預(yù)期值有所偏差，如圖13所示。這可能是由于差分信號(hào)失配或ADC反沖所導(dǎo)致的。評(píng)估板是從直流到2 GHz的寬頻段設(shè)計(jì)，因此當(dāng)它在整個(gè)頻段內(nèi)的整體工作良好時(shí)，某些元器件可能在特定頻率下與肖特基二極管相互作用。

 

大部分應(yīng)用不會(huì)用到整個(gè)2 GHz頻段，因此可以通過(guò)修改過(guò)壓保護(hù)的輸入電路，將前端調(diào)諧至所需的目標(biāo)信號(hào)帶寬。謹(jǐn)慎選擇肖特基二極管可以保護(hù)ADC輸入，因而系統(tǒng)設(shè)計(jì)人員可以使用具有最新快速攻擊響應(yīng)功能和快速檢測(cè)功能的放大器驅(qū)動(dòng)前端電路，如圖14所示。

 

圖14. ADA4961驅(qū)動(dòng)AD9680（顯示射頻采樣ADC和肖特基二極管）

 

結(jié)論

 

本文討論如何使用肖特基二極管保護(hù)射頻采樣ADC輸入，使其免受過(guò)壓應(yīng)力的影響。仔細(xì)審查二極管的數(shù)據(jù)手冊(cè)參數(shù)很關(guān)鍵。為了實(shí)現(xiàn)最佳的目標(biāo)頻段性能，需要對(duì)該電路的實(shí)施進(jìn)行規(guī)劃。射頻采樣ADC的快速檢測(cè)輸出可以與最新放大器的快速攻擊響應(yīng)功能進(jìn)行配合，設(shè)置自動(dòng)增益控制環(huán)路。

 

參考電路

 

Castera, Jim and Rob Reeder. "寬帶ADC前端設(shè)計(jì)考慮II：用放大器還是用變壓器驅(qū)動(dòng)ADC?" 模擬對(duì)話，第41卷第1期，2007年。

 

Das, Dave Roy. "高速開(kāi)關(guān)電容ADC的低失真緩沖技術(shù)." 麻省理工學(xué)院，1997年。

 

Kester, Walt. 數(shù)據(jù)轉(zhuǎn)換手冊(cè).ADI公司，2004年。

 

MT-228: 高速ADC模擬輸入接口考慮因素

 

Reeder, Rob. "高速無(wú)緩沖ADC的反沖." Electronic Design, 2011年。

 

Reeder, Rob. "測(cè)試高速ADC的模擬輸入相位不平衡." UBM Electronics, 2011年。

 

Shedge, Dnyandeo, Devendra Itole, Milind Gajare, 和 Prakash Wani. "CMOS源極跟隨器和超級(jí)源極跟隨器的分析與設(shè)計(jì)." ACEEE.