【導(dǎo)讀】通常講的扇出型時(shí)鐘緩沖器（Buffer），主要功能可以分為時(shí)鐘信號(hào)復(fù)制，時(shí)鐘信號(hào)格式轉(zhuǎn)換，時(shí)鐘信號(hào)電平轉(zhuǎn)換。下面我們針對(duì)這些功能介紹幾種典型的應(yīng)用場景。
典型應(yīng)用一：時(shí)鐘信號(hào)復(fù)制
時(shí)鐘信號(hào)復(fù)制簡單理解就是將一路時(shí)鐘源信號(hào)通過頻率復(fù)制生成多路時(shí)鐘信號(hào)。
圖1，INS6104A功能框圖，從圖中可以看到1路時(shí)鐘信號(hào)輸入被分出4路相同的時(shí)鐘信號(hào)輸出，并且可以通過OE管腳控制信號(hào)輸出與否。
圖1：INS6104A功能框圖
例如：在某一款PC控制主板上有CPU、CPLD、網(wǎng)絡(luò)處理ASIC、時(shí)鐘發(fā)生器等多顆芯片，都需要25MHz的參考時(shí)鐘信號(hào)，可以選擇的方案有：
方案1：選擇一個(gè)晶振同時(shí)為幾個(gè)芯片提供參考，這種方案很大的弊端是時(shí)鐘信號(hào)完整性問題。這種點(diǎn)到多點(diǎn)的連接無法做到阻抗匹配，信號(hào)反射會(huì)很嚴(yán)重，導(dǎo)致時(shí)鐘信號(hào)沿的單調(diào)性、過沖振鈴等問題，進(jìn)而可能導(dǎo)致誤觸發(fā)，造成系統(tǒng)失步，因此多數(shù)應(yīng)用都需要點(diǎn)對(duì)點(diǎn)的拓?fù)洹?nbsp;
圖2：單個(gè)晶振解決方案
方案2：選擇4個(gè)晶振分別給4個(gè)芯片提供參考，這個(gè)方案的優(yōu)勢就是PCB布局走線更靈活方便，可以保證時(shí)鐘信號(hào)的完整性。當(dāng)然明顯的劣勢就是成本高，特別是對(duì)于參考頻率指標(biāo)要求高的場景，高性能的晶振本身成本就高，往往功耗也比較高，電源部分的處理會(huì)進(jìn)一步增加方案成本。另外布局靈活的同時(shí)，也會(huì)占用更大的PCB板空間。
圖3：多個(gè)晶振解決方案
方案3：一個(gè)晶振加上一個(gè)時(shí)鐘緩沖器（Buffer）芯片，這也是最常用的方案。通過Buffer的頻率復(fù)制功能，可以做到點(diǎn)到點(diǎn)的拓?fù)浣Y(jié)構(gòu)，很好的解決信號(hào)完整性問題，做到最佳性價(jià)比。
圖4：晶振和Buffer解決方案
典型應(yīng)用二：時(shí)鐘信號(hào)格式轉(zhuǎn)換
除了時(shí)鐘信號(hào)復(fù)制外，還有很多時(shí)鐘Buffer同時(shí)具有時(shí)鐘信號(hào)的格式轉(zhuǎn)換功能，就是將一種格式的輸入時(shí)鐘信號(hào)轉(zhuǎn)換成另外一種格式的輸出。
下圖是兩款具有這種功能的Buffer功能框圖，輸入可以選擇3路中的任意一路，其中輸入口0和1支持的信號(hào)格式可以是LVPECL、LVDS、HCSL、SSTL、LVCMOS、LVTTL中的任意一種，而OSC輸入口則支持無源晶體輸入。INS6110可以將任意一種類型的輸入時(shí)鐘信號(hào)轉(zhuǎn)換為10路LVCMOS單端輸出時(shí)鐘信號(hào)，而INS6310則可以輸出2 個(gè)Bank共計(jì)10路差分時(shí)鐘和1路LVCMOS單端時(shí)鐘。差分輸出時(shí)鐘類型可以通過OTYPEA【1:0】及OTYPB【1:0】分別單獨(dú)配置，選擇LVPECL、LVDS、HCSL或高阻狀態(tài)。
INS6110功能框圖
圖5：單端輸出Buffer功能框圖
INS6310功能框圖
圖6：差分輸出Buffer功能框圖
在數(shù)據(jù)中心、服務(wù)器、網(wǎng)絡(luò)監(jiān)控設(shè)備等應(yīng)用中，很多芯片之間都通過PCIe接口通信，比如CPU、 PCIe交換芯片、PCIe擴(kuò)展卡、Wifi 控制器、GE口等，都是通過PCIe口來傳輸高速數(shù)據(jù)，系統(tǒng)中需要多個(gè)HCSL格式的100M的參考時(shí)鐘，而市場上沒有直接出HCSL信號(hào)的晶振，這時(shí)可以用100M LVDS或LVPECL輸出的晶振，通過Buffer轉(zhuǎn)換為100M HCSL時(shí)鐘信號(hào)格式來滿足應(yīng)用。
圖7：時(shí)鐘信號(hào)格式轉(zhuǎn)換
典型應(yīng)用三：時(shí)鐘信號(hào)電平轉(zhuǎn)換
在圖5、圖6中，大家可能已經(jīng)注意到了它們都有VDD，VDDOA，VDDOB等多種電源，這里的VDD是核心電壓，也是輸入時(shí)鐘信號(hào)的電壓，而VDDOX則是輸出信號(hào)電壓，VDDOX電壓可以不同于VDD，比如VDD是3.3V，而VDD可以選擇3.3V、2.5V、1.8V等多種電壓輸出，這就是時(shí)鐘Buffer的第三種典型應(yīng)用，即時(shí)鐘信號(hào)的電平轉(zhuǎn)換。在已有頻率源和實(shí)際芯片要求的參考頻率電平不一樣時(shí)，可以通過時(shí)鐘Buffer來實(shí)現(xiàn)時(shí)鐘信號(hào)的電平轉(zhuǎn)換。
以上幾個(gè)案例可以看到：時(shí)鐘緩沖器（Buffer）與晶體或晶振是密不可分的。單獨(dú)的時(shí)鐘Buffer本身無法產(chǎn)生頻率源，它可以將晶體或晶振產(chǎn)生的時(shí)鐘信號(hào)進(jìn)行復(fù)制、格式轉(zhuǎn)換及電平轉(zhuǎn)換。在需要這些功能的應(yīng)用場景，選擇合適的時(shí)鐘Buffer可以極大的優(yōu)化系統(tǒng)時(shí)鐘方案和性價(jià)比。
大普通信在時(shí)頻領(lǐng)域深耕近20年，專注于高穩(wěn)時(shí)鐘的研發(fā)，目前產(chǎn)品包括Timing Server、Clock Module、OCXO、TCXO、SPXO、Crystal等系列，符合國際時(shí)鐘等級(jí)標(biāo)準(zhǔn)GR-1244-Core 1~4級(jí)，性能指標(biāo)處于行業(yè)領(lǐng)先水平。
因?yàn)閷?duì)時(shí)鐘信號(hào)有深刻的理解，大普在Buffer設(shè)計(jì)上有先天優(yōu)勢，可以將時(shí)鐘源和Buffer特性完美匹配，輸出超低抖動(dòng)的時(shí)鐘信號(hào)。大普已推出多款單端和差分輸出Buffer，目前還有更多的芯片在研發(fā)的路上，即將面市，多系列的高穩(wěn)時(shí)鐘和Buffer產(chǎn)品，及其它時(shí)鐘芯片，可以為客戶提供“一站式”的、最優(yōu)匹配的解決方案。
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
汽車級(jí)IGBT/SiC模塊驅(qū)動(dòng)器應(yīng)該怎么用？首款唯一車硅認(rèn)證柵極驅(qū)動(dòng)板簡化設(shè)計(jì)
如何計(jì)算驅(qū)動(dòng)芯片的desat保護(hù)時(shí)間
