【導讀】可靠的電壓監(jiān)控器IC始終是工業(yè)界的行業(yè)需求，因為它可以提高系統(tǒng)可靠性，并在電壓瞬變和電源故障時提升系統(tǒng)性能。半導體制造商也在不斷提高電壓監(jiān)控器IC的性能。

監(jiān)控器IC需要一個稱為上電復(fù)位（V_POR）的最低電壓來生成明確或可靠的復(fù)位信號，而在該最低電源電壓到來之前，復(fù)位信號的狀態(tài)是不確定的。一般來說，我們將其稱之為復(fù)位毛刺。復(fù)位引腳主要有兩種不同的拓撲結(jié)構(gòu)，即開漏和推挽（圖1），兩種拓撲結(jié)構(gòu)都使用NMOS作為下拉MOSFET。

圖1. 復(fù)位拓撲的開漏配置和推挽配置

圖2. 復(fù)位電壓如何與上拉電壓（V_PULLUP）成比例上升，從而導致通常所說的復(fù)位毛刺

上電期間，如果電源電壓低于V_POR，就沒有足夠的電壓能驅(qū)動內(nèi)部MOSFET工作，因此MOSFET關(guān)閉。此時，監(jiān)控器無法對復(fù)位電壓進行控制。復(fù)位電壓將與上拉電壓（V_PULLUP）成比例上升。而一旦電源電壓高于V_POR，內(nèi)部MOSFET將驅(qū)動RESET引腳進入有效狀態(tài)。

電壓監(jiān)控器可用于監(jiān)控FPGA、ASIC或DSP的低電源軌，其電壓可低至1V。在低供電電壓處理器中，I/O的邏輯電平非常敏感，其V_IH可低至0.5V，如圖3所示。

圖3. 監(jiān)控器與低供電電壓ASIC/FPGA/DSP的接口

上電期間，F(xiàn)PGA、ASIC或DSP需要處于RESET狀態(tài)，直到所有電源軌穩(wěn)定。當VDD低于V_POR時，RESET引腳可能會出現(xiàn)毛刺，該毛刺可能會觸發(fā)FPGA的未知狀態(tài)。一旦VDD高于V_POR，內(nèi)部MOSFET就會開啟并將RESET連接到GND，并使RESET引腳輸出正確的邏輯低電平。

圖4. 帶毛刺復(fù)位信號的上電時序

隨著電子行業(yè)向低壓半導體發(fā)展，模擬芯片制造商也在傳統(tǒng)監(jiān)控器的基礎(chǔ)上努力實現(xiàn)無毛刺監(jiān)控器。制造商可以通過改進工藝來降低V_POR，但實現(xiàn)真正的無毛刺監(jiān)控器需要一個全新的架構(gòu)。

目前，系統(tǒng)工程師使用帶有傳統(tǒng)監(jiān)控器的外部電路來模擬圖5所示的無毛刺監(jiān)控功能。添加一個配置為源極跟隨器的標準JFET可以實現(xiàn)這一功能，源極的電壓將取決于柵極電壓VG與JFET閾值電壓的差。JFET閾值電壓會在VG和VOUT之間產(chǎn)生大約1V的壓降，從而避免監(jiān)控器的輸出電壓在內(nèi)部MOSFET關(guān)斷時升高，直到監(jiān)控器的內(nèi)部MOSFET開始正常工作。

圖5. 一個帶有外部P-JFEF的傳統(tǒng)監(jiān)控器，可實現(xiàn)無毛刺工作

真正的無毛刺監(jiān)控器可以通過復(fù)位吸入電流，即使當VCC為零時也會將復(fù)位引腳強制拉到接地電位。圖6顯示了一種真正無毛刺監(jiān)控器的示例電路，MAX16161/MAX16162無需任何外部組件即可實現(xiàn)無毛刺工作，小巧且經(jīng)濟。

圖6. MAX16162的應(yīng)用示意圖和相應(yīng)的時序圖

真正的無毛刺監(jiān)控器IC不再只是一個概念。設(shè)計人員現(xiàn)在擁有一款能在零電源電壓下產(chǎn)生可靠復(fù)位信號的監(jiān)控器IC，使系統(tǒng)工程師能夠使用該IC來監(jiān)控低供電壓（低于1V）的電子器件。MAX16161/MAX16162為微型nanoPower IC，靜態(tài)電流僅為825nA，有助于延長系統(tǒng)電池壽命。

免責聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進行處理。

推薦閱讀：

三款TE“小零件”，讓你的RF設(shè)計既省地兒，又省事兒！

為低EMI、小尺寸、寬電壓而生，這款穩(wěn)壓器真穩(wěn)

從L1到L5：自動駕駛升級，三種關(guān)鍵傳感器應(yīng)該如何選？

淺談驅(qū)動芯片的絕緣安規(guī)標準

開關(guān)電源的輸出端反灌電壓產(chǎn)生與防護