【導(dǎo)讀】本文旨在介紹 安森美 (onsemi) 的在線 Elite Power 仿真工具和 PLECS 模型自助生成工具 (SSPMG) 所具有的技術(shù)優(yōu)勢(shì)，提供有關(guān)如何使用在線工具和可用功能的更多詳細(xì)信息。我們首先介紹一些與 SPICE 和 PLECS 模型有關(guān)的基礎(chǔ)知識(shí)，接下來介紹開關(guān)損耗提取技術(shù)和寄生效應(yīng)影響的詳細(xì)信息，并介紹虛擬開關(guān)損耗環(huán)境的概念和優(yōu)勢(shì)。該虛擬環(huán)境還可用來研究系統(tǒng)性能對(duì)半導(dǎo)體工藝變化的依賴性。最后，本文詳細(xì)介紹對(duì)軟硬開關(guān)皆適用的 PLECS 模型以及相關(guān)的影響。總結(jié)部分闡明了安森美工具比業(yè)內(nèi)其他用于電力電子系統(tǒng)級(jí)仿真的工具更精確的原因。
物理和可擴(kuò)展 SPICE 建模
基于半導(dǎo)體物理學(xué)的物理和可擴(kuò)展 SPICE 建模的引入替代了行為較不準(zhǔn)確的SPICE 模型。此類行為模型無法代表復(fù)雜的現(xiàn)代功率器件，例如 SiC MOSFET 和 IGBT。安森美的物理 SPICE 模型可捕捉復(fù)雜效應(yīng)，如反向恢復(fù)、自發(fā)熱以及因制造中的工藝技術(shù)分布而引起的電氣參數(shù)變化。首先會(huì)生成一個(gè)核心可擴(kuò)展模型，然后通過調(diào)整特定的芯片布局和封裝參數(shù)，為采用相同技術(shù)的多個(gè)產(chǎn)品生成模型。
以下白皮書介紹了安森美的物理和可擴(kuò)展建模的詳細(xì)信息1,2,3,4。這種建模能力是安森美的先進(jìn)PLECS 建模能力的基石，在后續(xù)章節(jié)中有詳細(xì)介紹。
PLECS 基礎(chǔ)知識(shí)
PLECS 不是基于 SPICE 的電路仿真工具，此類工具重點(diǎn)關(guān)注的是電路元件的低級(jí)別行為5。而 PLECS 可通過優(yōu)化的器件模型促進(jìn)完整系統(tǒng)的建模和仿真，盡可能地提高速度和精度。因此像 SiC MOSFET 這樣的功率晶體管被視為簡(jiǎn)單的開關(guān)，經(jīng)過簡(jiǎn)單配置后，可以顯示與導(dǎo)通和開關(guān)轉(zhuǎn)換相關(guān)的損耗。PLECS 模型稱為“熱模型”，包含導(dǎo)通和開關(guān)損耗的查找表以及 Cauer 或 Foster 等效網(wǎng)絡(luò)形式的熱鏈。通常，基于測(cè)量的損耗表與制造商提供的數(shù)據(jù)表一致。在仿真期間，PLECS 使用損耗表通過插值和/或外推的方法，獲得電路運(yùn)行偏置點(diǎn)下的導(dǎo)通和開關(guān)損耗。
用于測(cè)量開關(guān)損耗的雙脈沖測(cè)試
測(cè)量開關(guān)損耗的一種常用方法是雙脈沖測(cè)試。理論原理圖如圖 1 所示。
圖 1.雙脈沖測(cè)試儀基本原理圖
它可以是半橋結(jié)構(gòu)或四分之一橋結(jié)構(gòu)。在測(cè)試之初，我們認(rèn)為電感電流為零，或者說，電感已完全放電。原理如下：
第一步，低邊側(cè)開關(guān)導(dǎo)通，電感中的電流開始增加。當(dāng)電感電流達(dá)到測(cè)量點(diǎn)時(shí)，低邊側(cè)開關(guān)關(guān)斷。此時(shí)，我們測(cè)量該電流的關(guān)斷損耗。然后，在高邊側(cè)續(xù)流二極管的作用下，電感電流繼續(xù)流動(dòng)。由于二極管的壓降幾乎為零且持續(xù)時(shí)間很短，因此電感電流在該階段被視為恒定。最后，低邊側(cè)開關(guān)再次導(dǎo)通，并使用與前一個(gè)關(guān)斷時(shí)刻幾乎相同的電感電流測(cè)量開通損耗。在此配置中，開關(guān)以硬開關(guān)方式導(dǎo)通。
我們?cè)诎灼癝iC 仿真”6中提到，雙脈沖測(cè)試儀的設(shè)置方式（半橋或四分之一橋）會(huì)影響開關(guān)損耗。SiC 肖特基二極管的 QC 遠(yuǎn)低于 MOSFET 體二極管 QRR。由于高邊側(cè)開關(guān)/二極管中的該電荷/能量會(huì)在低邊側(cè)開關(guān)導(dǎo)通時(shí)耗散，因此相關(guān)電路設(shè)置（以及外部元件）會(huì)影響主開關(guān)損耗。此設(shè)置可稱為“升壓”型雙脈沖測(cè)試。開關(guān)電感連接到輸入電壓。有源開關(guān)連接在低邊側(cè)。無源開關(guān)可以是一個(gè)簡(jiǎn)單的二極管，連接在高邊側(cè)。
雙脈沖多種可選原理圖
從上一段落中，我們可以通過前面所有的“升壓”型雙脈沖測(cè)試得出“降壓”型雙脈沖測(cè)試電路，如圖 2 中所示。
圖 2.雙脈沖“升壓”和“降壓”測(cè)試原理圖
在這種“降壓”結(jié)構(gòu)中，更容易看到輸出對(duì)地短路。有源開關(guān)在高邊側(cè)，無源開關(guān)（也可以是二極管）在低邊側(cè)。理論上因?yàn)椤敖祲骸毙团c“升壓”型相比完全對(duì)稱，獲得的結(jié)果應(yīng)該相同。但實(shí)際上因?yàn)楦哌厒?cè)開關(guān)浮地，“降壓”型雙脈沖測(cè)試需要更復(fù)雜的測(cè)量設(shè)置。眾所周知，直接連接或低邊側(cè)探針要顯著優(yōu)于差分或高邊側(cè)探針。因此，這種設(shè)置在現(xiàn)實(shí)中很少使用。
寄生效應(yīng)
在本節(jié)中，我們將分析影響有源器件開關(guān)損耗的一些主要外部因素。我們已經(jīng)在白皮書“SiC 仿真”6 中了解了高邊側(cè)二極管或 MOSFET 元件的影響。在同一篇白皮書中，我們還可以看到封裝或寄生元件的影響。但是 安森美物理和可擴(kuò)展產(chǎn)品模型已經(jīng)捕捉封裝影響。
電感電容
干擾有源開關(guān)損耗的第一個(gè)元件是開關(guān)電感的寄生電容（圖 3）。有關(guān)其效應(yīng)的更多詳細(xì)信息，請(qǐng)參閱白皮書“使用物理和可擴(kuò)展仿真模型評(píng)估參數(shù)和應(yīng)用結(jié)果”7。使用下圖中的原理圖，在幾乎理想的雙脈沖測(cè)試電路中繪制了 Eon、Eoff 與帶有 22 mΩ/1200 V M3S SiC MOSFET (NTH4L022N120M3S) 的電感寄生電容的關(guān)系圖。
圖 3.用于仿真雙脈沖測(cè)試儀損耗的電感寄生電容
帶有 10 pF 寄生電容的電感是一個(gè)非常好的電感。帶有 100 pF 寄生電容的電感是普通電感。最后，帶有 1 nF 寄生電容的電感是非常差的電感。圖 4 和 5 顯示了這種寄生電容對(duì)漏極電流和電壓上升和下降時(shí)間的影響。
圖 4.導(dǎo)通時(shí)的漏電壓和電流取決于開關(guān)電感寄生電容值
圖 5.關(guān)斷時(shí)的漏電壓和電流取決于開關(guān)電感寄生電容值
開通時(shí)，由于電感寄生電容的作用，大電流尖峰增加。在雙脈沖測(cè)試中，很容易理解這個(gè)寄生電容會(huì)增加輸出電容 COSS。在關(guān)斷時(shí)，漏電壓上升時(shí)間隨著電容值增加。這是正常現(xiàn)象，因?yàn)橛霉潭娏髦到o較大的電容充電需要更多時(shí)間。
我們可以在下圖中看到電感寄生電容對(duì) Eon 損耗的影響。對(duì)于非常差的電感，電感寄生電容產(chǎn)生的損耗遠(yuǎn)高于原生 MOSFET 電容 (COSS)。在圖 6 上，我們可以看出差電感造成的 MOSFET Eon 損耗幾乎翻倍。
圖 6.開關(guān)電感寄生電容對(duì)導(dǎo)通和關(guān)斷損耗的影響
在“降壓”型電路上也會(huì)有一樣的結(jié)果或效應(yīng)?？紤]到輸入和輸出端有一個(gè)大的去耦電容器，電容（CIN、COUT 和 CParasitic）是串聯(lián)的。等效電容的值在電感寄生電容的范圍內(nèi)，該值應(yīng)該更小。該等效電容與 MOSFET 并聯(lián)，如下一個(gè)理論原理圖（圖 7）中所示。
圖 7.開關(guān)電感寄生電容等效效應(yīng)
在較小的緊湊型 DC-DC 轉(zhuǎn)換器中使用平面電感會(huì)引起這種現(xiàn)象，因?yàn)楦鲗樱ɑ蛟眩┮苑浅Ｐ〉膶娱g距離堆疊，導(dǎo)致電感的寄生電容較大。在低電壓應(yīng)用中，該寄生電容就已經(jīng)會(huì)帶來問題。對(duì)于使用 SiC 的高壓應(yīng)用，電感寄生電容的效應(yīng)會(huì)更為顯著。
PCB 漏感
我們將在此處討論的第二個(gè)寄生元件是 PCB 漏感。電源設(shè)計(jì)人員都知道，開關(guān)回路越小，性能越好。然而，在某些情況下，為了降低 EMI，可以使用鐵氧體磁珠產(chǎn)生一個(gè)小延遲來減慢電流上升沿，以便漏電壓下降。通過減慢電流斜率以使電壓達(dá)到“零”也有利于減少損耗。下面的實(shí)驗(yàn)使用了一個(gè)理想的雙脈沖測(cè)試電路并在開關(guān)回路中添加了可變漏感（參見圖8）。其中開關(guān)中涉及的各種 PCB 元件之間的距離彼此越來越遠(yuǎn)，來模擬更大的開關(guān)環(huán)路。
圖 8.用于仿真雙脈沖測(cè)試損耗的布局寄生電感
圖 9 和 10 顯示漏極電流和漏極-源極電壓隨 PCB 漏感的變化。
圖 9.開通時(shí)的漏電壓和電流取決于布局寄生電感值
圖 10.關(guān)斷時(shí)的漏電壓和電流取決于布局寄生電感值
在按預(yù)期開通時(shí)，電壓下降斜率 (dV/dt) 相似，而當(dāng) PCB 電感增加時(shí)，電流斜率 (dI/dt) 變慢。這會(huì)造成延遲，因此會(huì)像在軟開關(guān)情況下一樣降低 Eon 損耗。關(guān)斷時(shí)，電流下降沿相比電壓上升沿延遲，導(dǎo)致更多損耗。圖 11 中繪制了開關(guān)損耗。
圖 11.布局寄生電感對(duì)導(dǎo)通和關(guān)斷損耗的影響
由于 Eoff 通常低于 Eon，是否存在可能降低總損耗 Etotal 的折衷方案？
圖 12 繪制開通、關(guān)斷和總開關(guān)損耗與 PCB 漏感的函數(shù)關(guān)系。
圖 12.布局寄生電感對(duì)導(dǎo)通、關(guān)斷和總開關(guān)損耗的影響
采用100 nH 寄生電感的總開關(guān)損耗似乎有一個(gè)“最佳”值。但是，如圖 9 和10 中的綠色曲線所示，這個(gè)大電感值會(huì)引起大的振鈴。電流和電壓的 EMI 成分很重要，也會(huì)影響設(shè)計(jì)，需要復(fù)雜的濾波。由于 EMI 問題總是很難解決，因此難以找到合適的折衷方案。
去耦電容
得益于串聯(lián)電容網(wǎng)絡(luò)，與使用電感寄生電容實(shí)現(xiàn)的效果一樣，去耦電容可以起到相同的作用。在這種情況下，電容應(yīng)當(dāng)小并且與電感寄生電容在同一范圍內(nèi)。但是，如果開關(guān)電感近乎理想，會(huì)發(fā)生什么情況？很直觀，母線電壓會(huì)降低。在實(shí)際應(yīng)用中，設(shè)計(jì)人員需要在去耦電容的數(shù)量和母線上的壓降之間找到一個(gè)折衷方案。此折衷方案應(yīng)力求盡量減少對(duì)損耗的影響。
通過配置相同的雙脈沖測(cè)試電路并包括具有不同去耦電容的輸入濾波器來評(píng)估對(duì)損耗的影響。（參見圖 13）
圖 13.用于仿真雙脈沖測(cè)試儀損耗的去耦電容器和輸入濾波器
圖 14 顯示與去耦電容值的函數(shù)關(guān)系的相同曲線（Eon、Eoff）。
圖 14.去耦電容對(duì)導(dǎo)通和關(guān)斷損耗的影響
低于 200 nF，Eon 降低，因?yàn)槁╇妷阂布眲〗档?。?1 μF 和 10 μF 之間，Eon 略有下降，這微乎其微。高于 10 μF，對(duì) Eon 的影響可以忽略不計(jì)。因此，對(duì)于 40 A 范圍內(nèi)的電流，1 μF 至 10 μF 之間的去耦電容值較為適合。
分流電阻
用于感測(cè)電流的分流電阻具有電阻損耗，它可以輕微抑制（由于值相對(duì)較低）由 PCB 漏感、負(fù)載電感電容和去耦電容組成的諧振網(wǎng)絡(luò)。
在雙脈沖測(cè)試中接入一個(gè)分流電阻可以證明分流（及其位置）是否會(huì)影響損耗。（參見圖 15）
圖 15.用于仿真雙脈沖測(cè)試儀損耗的分流電阻
圖 16 繪制損耗與分流電阻值的函數(shù)關(guān)系。
圖 16.分流電阻對(duì)導(dǎo)通和關(guān)斷損耗的影響
對(duì)于40 A 電流的不切實(shí)際的大分流電阻值會(huì)降低 Eon 和 Eoff 損耗。然而，當(dāng)分流電阻的值高于 100 mΩ 時(shí)，減少的能量損耗并不能補(bǔ)償分流電阻上增加的導(dǎo)通損耗。
測(cè)量方法。
要生成表示器件損耗的 Eon 和 Eoff，必須構(gòu)建盡可能理想且寄生效應(yīng)很小的雙脈沖測(cè)試儀。在這種情況下，需應(yīng)用具有極低寄生電容的電感、極短開關(guān)環(huán)路和高去耦電容值。因?yàn)樵撛O(shè)置不適用于大規(guī)模生產(chǎn)，所以任何選定的元器件的成本或尺寸都無關(guān)緊要。
根據(jù)應(yīng)用重點(diǎn)使用半橋或四分之一橋結(jié)構(gòu)。對(duì)于太陽(yáng)能升壓應(yīng)用，四分之一橋是首選。對(duì)于其他應(yīng)用，半橋是首選。
雙脈沖測(cè)試是測(cè)量損耗的好方法嗎？
如果我們想要在寄生元件影響最小的情況下測(cè)量最低損耗，答案是“是的”，具體取決于測(cè)試平臺(tái)的質(zhì)量。安森美先進(jìn)的雙脈沖測(cè)試平臺(tái)是實(shí)現(xiàn)此目的非常好的工具。它可以比較 安森美不同代次下各種芯片尺寸（和 RDS(on)）和封裝的產(chǎn)品組合和。
然而，緊隨其后的問題是什么樣的損耗對(duì)客戶及其應(yīng)用有影響？安森美測(cè)試平臺(tái)是雙脈沖測(cè)試環(huán)境中無數(shù)寄生邊界條件其中之一。顯然，當(dāng)客戶在實(shí)際應(yīng)用中評(píng)估損耗時(shí)，器件將不會(huì)在 安森美測(cè)試環(huán)境中運(yùn)行。例如，數(shù)據(jù)表中給出的損耗值無法反映客戶環(huán)境中的損耗。
評(píng)估客戶應(yīng)用中損耗的最佳方法是在特定的雙脈沖測(cè)試儀中引入精確的寄生元件。換句話說，此雙脈沖測(cè)試變得專用于您的應(yīng)用。但是，為每個(gè)新設(shè)計(jì)或新客戶應(yīng)用進(jìn)行新的測(cè)量設(shè)置或調(diào)整現(xiàn)有設(shè)置并不切實(shí)際。此外，還必須考慮存在多級(jí)電路的情況，例如雙有源橋。這種情況下，初級(jí)和次級(jí)在工作點(diǎn)、線路布局和所涉及的元件方面可能不同，例如在特定一側(cè)測(cè)量的去耦電容和電感寄生電容。因此，需要調(diào)整雙脈沖測(cè)試平臺(tái)以評(píng)估每一級(jí)電路和配置中的損耗。人們很快就意識(shí)到，這本身就是一項(xiàng)永無休止的工作。
電力電子設(shè)計(jì)人員是否有其他方法為其應(yīng)用獲得高度精確的損耗模型？
基于仿真的虛擬平臺(tái)可替代這種復(fù)雜且有限的基于測(cè)量的方法。該替代方法只能使用非常精確的器件仿真模型。簡(jiǎn)而言之仿真優(yōu)勢(shì)遵循眾所周知的“Garbage-in, Garbage-out”（垃圾進(jìn)，垃圾出）理論。借助 安森美提供的久經(jīng)驗(yàn)證的物理和可擴(kuò)展 SPICE1、2、3、4 模型，設(shè)計(jì)人員能夠通過快速仿真而不是耗時(shí)、昂貴的基于測(cè)量的方法，為其應(yīng)用實(shí)現(xiàn)最精確的損耗模型。設(shè)計(jì)人員可以構(gòu)建參數(shù)化仿真，在一個(gè)周期內(nèi)運(yùn)行多個(gè)案例，并通過自動(dòng)化快速獲得結(jié)果。安森美深知這種方法給客戶帶來的巨大益處，推出了 PLECS 模型自助生成工具 (SSPMG)，可在 這里 獲取。
擴(kuò)展的開關(guān)損耗仿真原理圖 PLECS 模型
在 SSPMG 中，onsemi 已納入 30 多個(gè)參數(shù)來調(diào)整雙脈沖測(cè)試儀仿真原理圖，以提取 SiC MOSFET 分立器件和功率模塊損耗。圖 18 顯示分立式產(chǎn)品的原理圖。所有參數(shù)都是為了反映應(yīng)用中的所有特定情況和所有可能的電路級(jí)數(shù)。此外，還可以定制柵極驅(qū)動(dòng)電壓。
圖 17.引入寄生效應(yīng)以反映實(shí)際應(yīng)用的分立式產(chǎn)品典型雙脈沖測(cè)試儀原理圖
圖 18.用于 PLECS 生成模型的分立式產(chǎn)品雙脈沖測(cè)試儀原理圖
為了生成 PLECS 模型，用戶在圖 18 右側(cè)所示的表格中輸入原理圖的參數(shù)值。完整列表如圖 19 所示。
圖 19.雙脈沖測(cè)試儀生成 PLECS 模型的示例參數(shù)值
用戶根據(jù)工程專業(yè)知識(shí)、布局限制、寄生參數(shù)合理值、電路結(jié)構(gòu)輸入?yún)?shù)，并非需要所有參數(shù)，有些可能不會(huì)出現(xiàn)在用戶應(yīng)用案例中。例如，出于 EMI 目的，可能使用也可能不使用并聯(lián)在漏極-源極之間的電容來抑制漏電壓 dv/dt。
默認(rèn)情況下，大多數(shù)參數(shù)設(shè)置為零。在這種情況下，它僅反映器件性能，不反映特定使用情況下的器件性能。
圖 20 顯示用于生成硬開關(guān) PLECS 模型的 SSPMG 工作范圍定義。
圖 20.僅硬開關(guān)的工作范圍設(shè)置
通過 PLECS 模型中的密集損耗表提高精度。
如前所述，半導(dǎo)體的導(dǎo)通損耗和開關(guān)損耗都與電流、電壓和溫度呈高度非線性關(guān)系。由于測(cè)量非常耗時(shí)，典型的基于數(shù)據(jù)表的 PLECS 模型不是很密集。這會(huì)直接導(dǎo)致電路仿真時(shí)插值不夠精確，推導(dǎo)也相當(dāng)不精確，如圖21 所示。在 SSPMG 中，用戶可以根據(jù)自己的需要設(shè)置損耗表的范圍（在器件規(guī)格限制內(nèi)）和密度。幾分鐘內(nèi)即可獲得結(jié)果。借助此功能，用戶可以在電路仿真過程中確保 PLECS 的精確插值和不用推導(dǎo)。Elite Power 仿真工具中的默認(rèn) PLECS 模型本質(zhì)上已經(jīng)很密集。
圖 21.利用小數(shù)據(jù)集和大數(shù)據(jù)集插值和外推錯(cuò)誤
利用密集的數(shù)據(jù)集，PLECS 進(jìn)行的用于評(píng)估開關(guān)和導(dǎo)通損耗的插值將更加精確。這反過來又確保了對(duì)損耗、效率和溫度的精確應(yīng)用分析。
在 PLECS 模型中包含軟開關(guān)
傳統(tǒng)雙脈沖測(cè)試中未獲得的一項(xiàng)缺失和關(guān)鍵信息是軟開關(guān)操作情況下的損耗。典型雙脈沖測(cè)試儀只適用于硬開關(guān)。
熟悉軟開關(guān)技術(shù)（LLC、CLLC 等全諧振級(jí)或者全橋相移或雙有源橋等暫態(tài)諧振級(jí)）的設(shè)計(jì)人員都知道，如果在發(fā)生開關(guān)事件之前有足夠的諧振能量，就可以實(shí)現(xiàn)軟開關(guān)。否則，如果能量低于所需量，則可以實(shí)現(xiàn)部分軟開關(guān)，在諧振回路完全沒有諧振能量的情況下，甚至就是硬開關(guān)。
以下基本原理圖顯示了硬開關(guān)和軟開關(guān)轉(zhuǎn)換電流（參見圖 22 和 23）。
圖 22.硬開關(guān)轉(zhuǎn)換
在硬開關(guān)轉(zhuǎn)換中，存儲(chǔ)在導(dǎo)通器件中的能量在導(dǎo)通的器件中丟失。在軟開關(guān)中，此能量從導(dǎo)通的器件轉(zhuǎn)移到關(guān)斷的器件，對(duì)比圖 23 和圖 22 可以看出。
圖 23.軟開關(guān)轉(zhuǎn)換
開關(guān)事件在圖24 下恢復(fù)。對(duì)于關(guān)斷事件，所示的開關(guān)電流方向是開關(guān)事件或關(guān)斷之前的方向。對(duì)于導(dǎo)通事件，所示的開關(guān)電流方向是開關(guān)事件或?qū)ㄖ蟮姆较颉?/p>
圖 24.開關(guān)事件合成
安森美新的Elite Power 仿真工具和 SSPMG 中包含了適用于軟開關(guān)的PLECS 模型，該工具在典型雙脈沖測(cè)試儀中引入了一個(gè)小的修改（參見圖 17），以便以軟開關(guān)方式工作（參見圖25）。它還包含其他參數(shù)，以在發(fā)生開關(guān)事件時(shí)捕捉諧振電感中的 dI/dt。
圖 25.引入寄生效應(yīng)以反映實(shí)際應(yīng)用的分立式產(chǎn)品軟開關(guān)雙脈沖測(cè)試儀原理圖
根據(jù)法拉第感應(yīng)定律 E=L*dI/dt，此 dI/dt 直接與諧振電感電壓關(guān)聯(lián)?！胺瓷洹彪妷涸创碜儔浩麟妷海兄谠O(shè)置諧振電感中的 dI/dt。
用戶還可以輸入發(fā)生諧振轉(zhuǎn)換時(shí)高邊側(cè)和低邊側(cè)開關(guān)之間允許的最大死區(qū)時(shí)間。用戶可以在 SSPMG 中選擇硬或軟開關(guān)類型。當(dāng)用戶輸入選擇軟開關(guān)操作時(shí)，所有附加的軟開關(guān)相關(guān)參數(shù)會(huì)自動(dòng)出現(xiàn)，如圖 26 所示。
圖 26.硬開關(guān)和軟開關(guān)的工作范圍設(shè)置
有了這些額外的參數(shù)，安森美讓客戶能夠預(yù)測(cè)硬開關(guān)、軟開關(guān)或部分軟開關(guān)的任何開關(guān)情況下的損耗。
設(shè)計(jì)人員現(xiàn)在可以了解其應(yīng)用針對(duì)特定設(shè)計(jì)或參數(shù)集的真實(shí)性能或損耗。他們還可以看到模式之間的轉(zhuǎn)換發(fā)生在哪些工作點(diǎn)，以及對(duì)損耗、效率或溫度的影響。
安森美通過用于損耗生成模型的 SSPMG 和用于應(yīng)用仿真的 Elite Power 仿真工具，以非常易于使用和簡(jiǎn)單的方式簡(jiǎn)化了軟開關(guān)拓?fù)湫阅艿脑u(píng)估。
邊界 PLECS 模型生成
傳統(tǒng)的基于測(cè)量的 PLECS 模型適用于制造中的典型或標(biāo)稱過程案例。安森美已根據(jù)實(shí)際制造分布為 SiC MOSFET 開發(fā)了精確的邊界和統(tǒng)計(jì)學(xué) SPICE 模型。利用這些器件級(jí)邊界模型，安森美讓 SSPMG 和 Elite Power 仿真工具的用戶能夠在系統(tǒng)級(jí)探索其應(yīng)用對(duì)半導(dǎo)體工藝變化的穩(wěn)健性。柵極氧化層厚度、電子遷移率和外延區(qū)摻雜濃度（僅舉幾例）等不相關(guān)的工藝參數(shù)共同作用，導(dǎo)致閾值電壓 Vth、RDS(on) 和電容等電氣參數(shù)產(chǎn)生相關(guān)變化。電氣參數(shù)的變化反過來會(huì)引起 PLECS 模型中包含的導(dǎo)通和開關(guān)能量損耗的變化。表 1 捕捉 SiC MOSFET 電氣參數(shù)和 PLECS 模型基于物理的相關(guān)性。例如，物理意義上最壞情況下的導(dǎo)通損耗和最壞情況下的開關(guān)損耗不會(huì)同時(shí)發(fā)生。
表 1.PLECS 邊界模型
根據(jù)應(yīng)用，導(dǎo)通和開關(guān)能量損耗對(duì)整體系統(tǒng)性能的影響會(huì)有所不同。安森美邊界 PLECS 模型讓用戶可以靈活地研究整個(gè)相關(guān)空間。
在 SSPMG 中生成自定義 PLECS 模型時(shí)，用戶可以輕松選擇邊界工況，如圖 27 中所示的邊界工況選擇。
圖 27.在 SSPMG 中選擇工藝角條件
在 Elite Power 仿真工具中，用戶可以在“器件配置”步驟中為默認(rèn)的 PLECS 模型選擇邊界工況。
總結(jié)
安森美推進(jìn) PLECS 模型生成和仿真的技術(shù)水平發(fā)展，助力客戶在系統(tǒng)級(jí)仿真中取得成功。憑借突破性的 SSPMG 平臺(tái)，客戶應(yīng)用寄生元件、密集的工作條件和半導(dǎo)體工藝變化的影響可被整合進(jìn)PLECS 模型。單純依靠測(cè)量技術(shù)是無法實(shí)現(xiàn)所有這些功能的。此外，安森美的這套工具讓客戶首次得以生成適用于軟開關(guān)的準(zhǔn)確 PLECS 模型。在許多情況下，應(yīng)用設(shè)計(jì)人員可以避免由于估算錯(cuò)誤以及設(shè)計(jì)周期長(zhǎng)于預(yù)期而導(dǎo)致的大量重復(fù)設(shè)計(jì)。
由于嵌入式 PLECS 模型具有高保真度，新型 Elite Power 仿真工具提供了一種可以快速、精確地估算損耗的工具。用戶可以將基于 SSPMG 的模型直接上傳到 Elite Power 仿真工具，全部在線完成。也就是說，Elite Power 仿真工具的用戶能夠結(jié)合 PLECS 的快速在線功能來預(yù)測(cè)設(shè)計(jì)性能（損耗、溫度、ZVT/ZVS、效率）。對(duì)于新設(shè)計(jì)，他們不僅可以快速分析多個(gè) Elite SiC MOSFET 或模塊之間的折中方案，還可以評(píng)估設(shè)計(jì)或原理圖中與開關(guān)交互的其他寄生元件的權(quán)衡取舍。
參考文獻(xiàn)
[1]An Introduction to Physical Scalable Models for Wide Bandgap Power Semiconductor ? Part One (Blog article)
https://www.onsemi.com/blog/industrial?cloud?po wer/wide?band?gap?ecosystem?part?i
[2]Wide Bandgap Power Semiconductor: Silicon Carbide MOSFET Models ? Part Two ? (Blog Article) https://www.onsemi.com/blog/industrial?cloud?po wer/wide?band?gap?ecosystem?switches?disrupti ve?environments
[3]Wide Bandgap Semiconductor Simulation Model Verification ? Part Three ? (Blog Article) https://www.onsemi.com/blog/industrial?cloud?po wer/wide?bandgap?semiconductor?simulation?m odel?verification
[4]Physically Based, Scalable SPICE Modeling Methodologies for Modern Power Electronic Devices (White paper) ?https://www.onsemi.com/pub/Collateral/TND6260?D.PDF
[5]PLECS website : https://www.plexim.com/products/plecs
[6]SiC Simulation ? (White paper) https://www.onsemi.com/pub/collateral/tnd6395?d.pdf
[7]Using Physical and Scalable Simulation Models to Evaluate Parameters and Application Results (White paper) ? https://www.onsemi.com/pub/collateral/ tnd6330?d.pdf
[8]SiC MOSFET Corner and Statistical SPICE Model Generation ? Proceeding of International Symposium on Power Semiconductor Devices and ICs (ISPSD)2020, pp. 154?147, September 2202 https://ieeexplore.ieee.org/document/9170091
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
聊一聊智慧農(nóng)業(yè)中，那些風(fēng)格迥異的傳感技術(shù)
全集成汽車USB Type-A和USB Type-C充電器控制芯片
