各種系統(tǒng)的設(shè)計(jì)人員——從手持設(shè)備、筆記本電腦到工業(yè)控制器——都迫切希望最大程度減少連接器引腳數(shù)量和電路板之間的連線。

 

單線聚合：FPGA的優(yōu)勢

 

單線聚合（SWA）背后的原理是將多個(gè)信號(hào)匯聚到一個(gè)時(shí)分復(fù)用（TDM）信號(hào)中，而該信號(hào)在電路板間傳輸僅需要一根線纜。實(shí)現(xiàn)該方案的一個(gè)做法是為每種產(chǎn)品創(chuàng)建定制的專用集成電路（ASIC）（圖2）。

 

 

然而，定制ASIC的解決方案有許多缺點(diǎn)，如開發(fā)成本高昂且耗時(shí)。更糟的是，它們所包含的任何算法和功能實(shí)際上都是“凍結(jié)在芯片中”，這意味著它們無法適應(yīng)不斷變化的需求。例如銷售主管突然宣布：“我們最大的客戶說需要用兩個(gè)I2C通道替代其中一個(gè)I2S接口。”

 

理想的解決方案是采用低成本的現(xiàn)場可編程門陣列（FPGA），如萊迪思半導(dǎo)體的iCE40 UltraPlus™器件（圖3）。

 

FPGA設(shè)計(jì)人員使用iCE40 UltraPlus實(shí)現(xiàn)單線聚合

 

上一段中有這樣一句表述： “基于FPGA的單線聚合可以快速輕松地進(jìn)行定制設(shè)計(jì)”。這句話有個(gè)前提那就是需要非常熟悉FPGA設(shè)計(jì)。

 

如果您是FPGA設(shè)計(jì)人員，萊迪思可為您提供行業(yè)最易于使用的FPGA開發(fā)工具。此外，在單線聚合解決方案中，萊迪思還提供全套參考設(shè)計(jì)資源，搭配其行業(yè)領(lǐng)先的iCE40 UltraPlus™ FPGA：

 

• 易于修改、參數(shù)化的單線聚合參考設(shè)計(jì)的源代碼，可在萊迪思Radiant設(shè)計(jì)工具上運(yùn)行

• 免費(fèi)使用Lattice Radiant®設(shè)計(jì)工具

• 相關(guān)的參考設(shè)計(jì)用戶指南

• 單線聚合演示和開發(fā)板

 

然而，并非所有的設(shè)計(jì)團(tuán)隊(duì)都有FPGA設(shè)計(jì)經(jīng)驗(yàn)。幸好，萊迪思也專為非FPGA設(shè)計(jì)人員提供解決方案。

 

 

非FPGA設(shè)計(jì)人員使用iCE40 UltraPlus實(shí)現(xiàn)單線聚合

 

拿一個(gè)基于微控制器（MCU）的系統(tǒng)舉例。設(shè)計(jì)團(tuán)隊(duì)的某些成員可以熟練使用C或C ++之類的語言來開發(fā)軟件，然后運(yùn)行軟件編譯器，軟件編譯器以機(jī)器代碼生成可執(zhí)行文件。團(tuán)隊(duì)的其他成員只需將此機(jī)器代碼文件加載到MCU中，無須了解編程相關(guān)的任何信息。

 

同樣，F(xiàn)PGA開發(fā)人員的專長是使用Verilog或VHDL等硬件描述語言（HDL） 描述設(shè)計(jì)，然后運(yùn)行被稱之為邏輯綜合引擎的硬件編譯器，將HDL生成配置文件，也就是常說的位流。團(tuán)隊(duì)的其他成員可以將位流載入FPGA，無需了解關(guān)于FPGA設(shè)計(jì)的任何內(nèi)容。

 

首個(gè)針對非FPGA設(shè)計(jì)人員的單線聚合解決方案提供了五種預(yù)先綜合的位流（圖4）。這些配置是對諸多實(shí)際應(yīng)用分析的結(jié)果，可以滿足各類系統(tǒng)設(shè)計(jì)的要求。

 

 

用戶可以從萊迪思網(wǎng)站單線聚合解決方案（latticesemi.com/zh-CN/singlewire）下載《關(guān)于位流文件的用戶指南》。指南描述了如何將預(yù)配置的位流加載到iCE40 UltraPlus FPGA中。

 

此外，萊迪思還提供免費(fèi)的單線聚合設(shè)計(jì)服務(wù)。您可以訪問萊迪思的單線聚合開發(fā)板網(wǎng)頁（latticesemi.com/zh-CN/products/developmentboardsandkits/singlewire），填寫表格，明確您的設(shè)計(jì)所需的通道組合，之后萊迪思設(shè)計(jì)團(tuán)隊(duì)將通過電子郵件給您發(fā)送相應(yīng)的位流文件。

 

iCE40 UltraPlus FPGA

 

為了更好地闡述本文內(nèi)容，我們需要簡單了解一下實(shí)現(xiàn)單線聚合的器件。iCE40 UltraPlus FPGA擁有靈活的邏輯架構(gòu)、2800或5280個(gè)4輸入查找表（LUT）、可定制的通用I/O（GPIO）、多達(dá)80 Kb的嵌入式存儲(chǔ)塊（EBM）和多達(dá)1 Mb嵌入式SRAM。

 

iCE40 UltraPlus FPGA可以在大多數(shù)應(yīng)用中實(shí)現(xiàn)超低功耗的高級(jí)處理功能，其靜態(tài)電流低至75 uA，工作電流低至1-10 mA。此外iCE40 UltraPlus FPGA還提供多種封裝選項(xiàng)，滿足各類應(yīng)用的需求：2.15 x 2.50 mm超小尺寸WLCSP封裝專為消費(fèi)電子和物聯(lián)網(wǎng)設(shè)備優(yōu)化，0.5 mm引腳間距的7 x 7 mm QFN封裝則可以滿足成本優(yōu)化型應(yīng)用的需求。

 

由于配置位流可以直接加載到基于SRAM的配置單元中，因此iCE40 UltraPlus FPGA可以反復(fù)地重新編程。這樣設(shè)計(jì)人員可嘗試使用不同的設(shè)計(jì)和位流，是項(xiàng)目原型開發(fā)階段的最佳選擇。

 

如果在產(chǎn)品中使用基于SRAM的iCE40 UltraPlus器件，那么可以通過板上MCU或從外部SPI閃存設(shè)備來加載配置。

 

另外，iCE40 UltraPlus FPGA還包含一次性可編程（OTP）片上非易失性配置存儲(chǔ)器（NVCM），非常適合大規(guī)模量產(chǎn)。對NVCM進(jìn)行編程后，器件將自動(dòng)、快速且安全地從該配置啟動(dòng)。

 

單線聚合演示和開發(fā)板

 

SWA演示和開發(fā)板包含兩片iCE40 UltraPlus FPGA。一片用作數(shù)據(jù)生成器或數(shù)據(jù)驗(yàn)證器，另一片用于實(shí)現(xiàn)單線聚合參考設(shè)計(jì)（用作控制器或外設(shè)）。

 

圖5展示了兩塊開發(fā)板的典型使用場景。在此案例中，左邊的開發(fā)板包括了數(shù)據(jù)生成器和單線聚合控制器，右邊的開發(fā)板則包括了單線聚合的外設(shè)和數(shù)據(jù)驗(yàn)證器。

 

 

 

觀察圖中的跳線。如果保留這些跳線，則來自左側(cè)演示板上數(shù)據(jù)發(fā)生器的數(shù)據(jù)將被饋送到單線聚合控制器參考設(shè)計(jì)中，該參考設(shè)計(jì)將其聚合為單個(gè)信號(hào)傳輸至右側(cè)板上。右側(cè)演示板上的單線聚合外設(shè)參考設(shè)計(jì)將接收聚合的信號(hào)，并將解聚的信號(hào)饋送到數(shù)據(jù)驗(yàn)證器。下圖6（a）展示了這一過程。

 

 

 

單線聚合解決方案特性總結(jié)

 

如上所述，單線聚合參考設(shè)計(jì)在兩片iCE40 UltraPlus FPGA上運(yùn)行，其中一個(gè)FPGA以時(shí)分復(fù)用方式聚合多個(gè)數(shù)據(jù)流（例如I2C、I2S和GPIO），然后通過單線將其發(fā)送到另一個(gè)FPGA，解聚回原來的數(shù)據(jù)流。

 

兩片F(xiàn)PGA之間的單線通信速度約為7.5 Mbps。該設(shè)計(jì)也可自行配置——可以調(diào)整I2C / I2S總線數(shù)量和GPIO數(shù)量以及單線協(xié)議數(shù)據(jù)包的長度，并且FPGA之間的單線協(xié)議擁有錯(cuò)誤檢測和重試功能。該解決方案的特性的簡要概述如下：

 

• 最多聚合7個(gè)通道

• 單線上的原始數(shù)據(jù)速率約為7.5 Mbps或更高

• 數(shù)據(jù)包長度可變，可有效利用單線帶寬

• 接收端出現(xiàn)奇偶校檢錯(cuò)誤時(shí)可重新進(jìn)行傳輸

• 支持I2C的Fast-mode (400 kbps)和Fast-mode Plus（1 Mbps）

• I2C中斷可以使用GPIO和基于事件的傳輸來實(shí)現(xiàn)

• I2S支持單個(gè)立體聲通道、48K hz采樣速率、高達(dá)32位采樣以及雙向支持

 

小結(jié)

 

當(dāng)今的許多電子系統(tǒng)都包括多塊電路板。此外，這些系統(tǒng)大多使用多種不同類型接口（例如I2C、I2S和GPIO）從外圍設(shè)備和傳感器收集數(shù)據(jù)，并在電路板之間傳輸。

 

在擁擠的電路板和連接器上傳輸信號(hào)本身可能會(huì)帶來很多問題，除此之外，電路板的面積和系統(tǒng)內(nèi)部空間通常十分寶貴。除了增加成本和占用空間外，連接器通常還是系統(tǒng)中最不可靠的組件。

 

萊迪思開發(fā)了一種創(chuàng)新的方法讓系統(tǒng)架構(gòu)師和開發(fā)人員使用小尺寸、低成本的FPGA來實(shí)現(xiàn)單線聚合，顯著減少板間連接器的數(shù)量，在提高系統(tǒng)穩(wěn)定性的同時(shí)還減小了系統(tǒng)尺寸和成本。

擁有FPGA設(shè)計(jì)經(jīng)驗(yàn)的開發(fā)人員可以自定義該解決方案。此外，即便沒有任何FPGA開發(fā)經(jīng)驗(yàn)，開發(fā)人員也能快速輕松地完成部署。