你的位置:首頁 > 測試測量 > 正文

詳解密碼芯片設(shè)計中的反熔絲FPGA

發(fā)布時間:2014-10-09 責任編輯:sherryyu

【導讀】反熔絲FPGA對于大多數(shù)設(shè)計可提供實現(xiàn)較好的性能,這是由于其可編程鏈路的電阻較小(反熔絲接點電阻50Ω左右),具有較好的布線靈活性,不會妨礙信號傳送,并以最直接的通路進行,因而可大大提高芯片速度。
 
1 引言
 
隨著計算機和通信的發(fā)展,信息傳輸過程中信息安全的重要性越來越受到人們的重視。在信息傳輸過程中,人們普遍采用將待傳輸?shù)男畔⒓用苓M行傳輸,然后在收端進行解密還原信息。對信息的加解密通常采用兩種方法:軟件加解密和硬件加解密。軟件加解密實現(xiàn)簡單,但須對密碼算法進行多重保護存放且加解密速度較慢,而硬件加解密可加快加解密運行速度。在當今信息網(wǎng)絡(luò)化的環(huán)境下,對加密的速度要求將越來越高,如:在ATM、幀中繼、ISDN PRI等領(lǐng)域的加密,將會有數(shù)兆或數(shù)十兆以上的速度要求,所以硬件加密將是今后首選的加密手段。目前運用的硬件加解密,大都采用SRAM型的FPGA實現(xiàn),必須外掛一EEPROM存儲加載FPGA的數(shù)據(jù),這就為信息安全帶來了巨大隱患,特別是在運用于軍事、政府等部門的保密通信產(chǎn)品中。要求重要信息不得以明文的形式出現(xiàn)。另外,SRAM型FPGA速度較慢,延遲時間不定,也大大限制了它們在一些特殊場合下的運用。
 
2 反熔絲FPGA的結(jié)構(gòu)和原理
 
曾經(jīng),人們?yōu)榱吮Wo芯片中的內(nèi)容不能讀出而采取定制或半定制的辦法,但這種方法生產(chǎn)周期長、不適合小批量生產(chǎn)。反熔絲FPGA的出現(xiàn)解決了人們的苦惱,大大方便了這種特殊應用的需要。目前,生產(chǎn)反熔絲FPGA芯片的廠家有QUICKLOGIC、ACTEL等幾家。其中,QUICKLOGIC公司的反熔絲FPGA在我國開始大規(guī)模應用。
 
QUICKLOGIC公司的ViaLink反熔絲(Antifuse)結(jié)構(gòu)是由四層金屬層和中間的覆蓋硅的鎢通道組成。覆蓋硅的鎢通道具有高電阻和高電容特性,起到金屬層之間絕緣層的作用,其電阻大于1千兆歐姆。但當編程電壓作用于被選擇的覆蓋硅的鎢通道時,硅將轉(zhuǎn)變成低電阻連接,其電阻小于50Ω。因為這種結(jié)構(gòu)不同于SRAM型的FPGA,它沒有配置存儲器,因此
 
編程內(nèi)容是不可能被讀出的,正是該種特性使得該系列芯片在保密通信領(lǐng)域具有廣泛的應用前景。
 
反熔絲FPGA對于大多數(shù)設(shè)計可提供實現(xiàn)較好的性能,這是由于其可編程鏈路的電阻較小(反熔絲接點電阻50Ω左右),具有較好的布線靈活性,不會妨礙信號傳送,并以最直接的通路進行,因而可大大提高芯片速度。眾所周知,隨著工藝的改進,SRAM型FPGA其觸發(fā)器翻轉(zhuǎn)速度已經(jīng)做得很高,而芯片的速度仍然受限,其原因是信號在芯片內(nèi)傳輸過程中所
 
耗時間占整個時延的60%左右,這就限制了整個芯片的速度。
 
目前,雖然反熔絲FPGA單片密度較SRAM FPGA的單片密度低,但對于大多數(shù)反熔絲FPGA在如下方面仍占領(lǐng)先的地位:布線結(jié)構(gòu)的靈活性,使軟件工具能夠較容易的實現(xiàn)自動的布局、布線,且修改設(shè)計時,即使重新布線也可保持原配置的輸出管腳不變。同時,在反熔絲FPGA之中的設(shè)計修改通常能保證在時延上變化很少,這是因為布線改變時所需的附加的可編程鏈路的時延增加不多。另外,反熔絲FPGA還具有功耗低、抗輻射能力強,耐高低溫等優(yōu)點。
 
因此,反熔絲FPGA的特性使得其在保密通信產(chǎn)品中具有特殊的應用。充分利用反熔絲FPGA的特性,可提高密碼算法芯片的加解密速度,同時利用反熔絲FPGA的編程內(nèi)容不能讀出,保護密碼模塊中的主算法,避免了其他的物理保護,從而提高了系統(tǒng)的安全性。
 
要采購工具么,點這里了解一下價格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉