你的位置:首頁(yè) > 測(cè)試測(cè)量 > 正文

科通集團(tuán)2011 Cadence16.5產(chǎn)品專(zhuān)題研討會(huì)

發(fā)布時(shí)間:2011-10-21

Cadence - Helping You with Efficient Design
                                                                
隨著電子產(chǎn)品向小型化、多功能化發(fā)展,設(shè)計(jì)的密度越來(lái)越大,信號(hào)頻率和速率也越來(lái)越高??仆瘓F(tuán)代理產(chǎn)品線(xiàn)Cadence公司為了適應(yīng)此市場(chǎng)需求,于近期推出了Cadence 16.5版本,此版本開(kāi)發(fā)升級(jí)Allegro & OrCAD企業(yè)級(jí)設(shè)計(jì)平臺(tái),從而更大地滿(mǎn)足了客戶(hù)越來(lái)越復(fù)雜的電路設(shè)計(jì)需求。新版本在產(chǎn)品配置以及功能上都有了很大的改變,為了幫助客戶(hù)更快地了解及應(yīng)用新產(chǎn)品,科通聯(lián)合Cadence公司,將于2011 年10月28日(星期五)在上海舉辦基于Allegro & OrCAD 16.5的專(zhuān)題研討會(huì),屆時(shí)有資深技術(shù)專(zhuān)家進(jìn)行現(xiàn)場(chǎng)的講解和分享,誠(chéng)摯期待您的光臨!

時(shí)間:2011.10.28   9:00am - 16:30pm.        
地址:
龍東商務(wù)酒店  上海市浦東新區(qū)龍東大道3000號(hào)(張江集電港)
主要內(nèi)容:
1.使用Cadence SI應(yīng)對(duì)DDRx的挑戰(zhàn)
2.Pspice在開(kāi)關(guān)電源仿真中的運(yùn)用
3.Allegro在小型化(埋阻埋容)中的設(shè)計(jì)及16.5新功能介紹
4.FSP(FPGA System Planner)在PCB與FPGA聯(lián)合設(shè)計(jì)的優(yōu)越性
5.Cadence 16.5產(chǎn)品配置的調(diào)整
6.運(yùn)用Capture CIS結(jié)合企業(yè)數(shù)據(jù)庫(kù)來(lái)提高設(shè)計(jì)效率
日程:


Cadence16.5產(chǎn)品特性:
1.cadence16.5在產(chǎn)品配置上做了大幅的調(diào)整,為不同階層的用戶(hù)提供更靈活的配置解決方案。同時(shí)將Allegro的眾多功能引入OrCAD,使其功能更強(qiáng)大,同時(shí)價(jià)格更具吸引力及競(jìng)爭(zhēng)力。
2.在產(chǎn)品功能上,cadence16.5將很多概念性及前瞻性的功能率先實(shí)現(xiàn)到設(shè)計(jì)當(dāng)中:
a)-embedded設(shè)計(jì),真正的實(shí)現(xiàn)了將的電容電阻設(shè)計(jì)到PCB板中
b)-FSP(FPGA SYSTEM PLANNER)使FPGA工程師、硬件工程師以及PCB工程師無(wú)縫整合到同一個(gè)設(shè)計(jì)流程,極大提高了team合作的設(shè)計(jì)效率,縮短了研發(fā)周期
c)-cadence創(chuàng)新性的market place,為客戶(hù)提供了豐富的cadence產(chǎn)品的二次開(kāi)發(fā)資源。進(jìn)入capture startpage即可獲得
d)-最新引入IDX文件,實(shí)現(xiàn)機(jī)構(gòu)工程師與PCB工程師的協(xié)同設(shè)計(jì)
e)-在布局布線(xiàn)方面,進(jìn)一步改善了在特殊區(qū)域的走線(xiàn)效果

合作伙伴:


要采購(gòu)開(kāi)關(guān)么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉