你的位置:首頁(yè) > EMC安規(guī) > 正文
高頻電路PCB設(shè)計(jì)必知:阻抗控制和疊層設(shè)計(jì)
發(fā)布時(shí)間:2015-04-24 責(zé)任編輯:sherry
【導(dǎo)讀】印制電路板上導(dǎo)線的特性阻抗是電路板設(shè)計(jì)的一個(gè)重要指標(biāo),特別是在高頻電路的PCB設(shè)計(jì)中,必須考慮導(dǎo)線的特性阻抗和器件或信號(hào)所要求的特性阻抗是否一致,是否匹配。本文重點(diǎn)討論阻抗控制和疊層設(shè)計(jì)的問(wèn)題。
隨著 PCB 信號(hào)切換速度不斷增長(zhǎng),當(dāng)今的 PCB 設(shè)計(jì)廠商需要理解和控制 PCB 跡線的阻抗。相應(yīng)于現(xiàn)代數(shù)字電路較短的信號(hào)傳輸時(shí)間和較高的時(shí)鐘速率,PCB 跡線不再是簡(jiǎn)單的連接,而是傳輸線。
在實(shí)際情況中,需要在數(shù)字邊際速度高于1ns或模擬頻率超過(guò)300Mhz時(shí)控制跡線阻抗。PCB 跡線的關(guān)鍵參數(shù)之一是其特性阻抗(即波沿信號(hào)傳輸線路傳送時(shí)電壓與電流的比值)。印制電路板上導(dǎo)線的特性阻抗是電路板設(shè)計(jì)的一個(gè)重要指標(biāo),特別是在高頻電路的PCB設(shè)計(jì)中,必須考慮導(dǎo)線的特性阻抗和器件或信號(hào)所要求的特性阻抗是否一致,是否匹配。這就涉及到兩個(gè)概念:阻抗控制與阻抗匹配,本文重點(diǎn)討論阻抗控制和疊層設(shè)計(jì)的問(wèn)題。
阻抗控制。
阻抗控制(eImpedance Controling),線路板中的導(dǎo)體中會(huì)有各種信號(hào)的傳遞,為提高其傳輸速率而必須提高其頻率,線路本身若因蝕刻,疊層厚度,導(dǎo)線寬度等不同因素,將會(huì)造成阻抗值得變化,使其信號(hào)失真。故在高速線路板上的導(dǎo)體,其阻抗值應(yīng)控制在某一范圍之內(nèi),稱為“阻抗控制”。
PCB 跡線的阻抗將由其感應(yīng)和電容性電感、電阻和電導(dǎo)系數(shù)確定。影響PCB走線的阻抗的因素主要有: 銅線的寬度、銅線的厚度、介質(zhì)的介電常數(shù)、介質(zhì)的厚度、焊盤的厚度、地線的路徑、走線周邊的走線等。PCB 阻抗的范圍是 25 至120 歐姆。
在實(shí)際情況下,PCB 傳輸線路通常由一個(gè)導(dǎo)線跡線、一個(gè)或多個(gè)參考層和絕緣材質(zhì)組成。跡線和板層構(gòu)成了控制阻抗。PCB 將常常采用多層結(jié)構(gòu),并且控制阻抗也可以采用各種方式來(lái)構(gòu)建。但是,無(wú)論使用什么方式,阻抗值都將由其物理結(jié)構(gòu)和絕緣材料的電子特性決定:
信號(hào)跡線的寬度和厚度
跡線兩側(cè)的內(nèi)核或預(yù)填材質(zhì)的高度
跡線和板層的配置
內(nèi)核和預(yù)填材質(zhì)的絕緣常數(shù)
PCB傳輸線主要有兩種形式:微帶線(Microstrip)與帶狀線(Stripline)。
微帶線(Microstrip):
微帶線是一根帶狀導(dǎo)線,指只有一邊存在參考平面的傳輸線,頂部和側(cè)邊都曝置于空氣中(也可上敷涂覆層),位于絕緣常數(shù) Er 線路板的表面之上,以電源或接地層為參考。如下圖所示:
注意:在實(shí)際的PCB制造中,板廠通常會(huì)在PCB板的表面涂覆一層綠油,因此在實(shí)際的阻抗計(jì)算中,通常對(duì)于表面微帶線采用下圖所示的模型進(jìn)行計(jì)算:
帶狀線(Stripline):
帶狀線是置于兩個(gè)參考平面之間的帶狀導(dǎo)線,如下圖所示,H1和H2代表的電介質(zhì)的介電常數(shù)可以不同。
上述兩個(gè)例子只是微帶線和帶狀線的一個(gè)典型示范,具體的微帶線和帶狀線有很多種,如覆膜微帶線等,都是跟具體的PCB的疊層結(jié)構(gòu)相關(guān)。
用于計(jì)算特性阻抗的等式需要復(fù)雜的數(shù)學(xué)計(jì)算,通常使用場(chǎng)求解方法,其中包括邊界元素分析在內(nèi),因此使用專門的阻抗計(jì)算軟件SI9000,我們所需做的就是控制特性阻抗的參數(shù):
[page]
絕緣層的介電常數(shù)Er、走線寬度W1、W2(梯形)、走線厚度T和絕緣層厚度H。
對(duì)于W1、W2的說(shuō)明:
此處的W=W1,W1=W2.
規(guī)則:W1=W-A
W—-設(shè)計(jì)線寬
A—–Etch loss (見(jiàn)上表)
走線上下寬度不一致的原因是:PCB板制造過(guò)程中是從上到下而腐蝕,因此腐蝕出來(lái)的線呈梯形。
走線厚度T與該層的銅厚有對(duì)應(yīng)關(guān)系,具體如下:
銅厚
COPPER THICKNESS
Base copper thk For inner layer For outer layer
H OZ 0.6mil 1.8mil
1 OZ 1.2MIL 2.5MIL
2 OZ 2.4MIL 3.6MIL
綠油厚度:
*因綠油厚度對(duì)阻抗影響較小,故假定為定值0.5mil。
我們可以通過(guò)控制這幾個(gè)參數(shù)來(lái)達(dá)到阻抗控制的目的,下面以安維的底板PCB為例說(shuō)明阻抗控制的步驟和SI9000的使用:
底板PCB的疊層為下圖所示:
第二層為地平面,第五層為電源平面,其余各層為信號(hào)層。
各層的層厚如下表所示:
Layer Name Type Material Thinkness Class
SURFACE AIR
TOP CONDUCTOR COPPER 0.5 OZ ROUTING
DIELECTRIC FR-4 3.800MIL
L2-INNER CONDUCTOR COPPER 1 OZ PLANE
DIELECTRIC FR-4 5.910MIL
L3-INNER CONDUCTOR COPPER 1 OZ ROUTING
DIELECTRIC FR-4 33.O8MIL
L4-INNER CONDUCTOR COPPER 1 OZ ROUTING
DIELECTRIC FR-4 5.910MIL
L5-INNER CONDUCTOR COPPER 1 OZ PLANE
DIELECTRIC FR-4 3.800MIL
BOTTOM CONDUCTOR COPPER 0.5 OZ ROUTING
SURFACE AIR
說(shuō)明:中間各層間的電介質(zhì)為FR-4,其介電常數(shù)為4.2;頂層和底層為裸層,直接與空氣接觸,空氣的介電常數(shù)為1。
[page]
需要進(jìn)行阻抗控制的信號(hào)為:
DDR的數(shù)據(jù)線,單端阻抗為50歐姆,走線層為TOP和L2、L3層,走線寬度為5mil。
時(shí)鐘信號(hào)CLK和USB數(shù)據(jù)線,差分阻抗控制在100歐姆,走線層為L(zhǎng)2、L3層,走線寬度為6mil,走線間距為6mil。
對(duì)于計(jì)算精度的說(shuō)明:
1、對(duì)于單端阻抗控制,計(jì)算值等于客戶要求值;
2、對(duì)于其他特性阻抗控制:
對(duì)于其它所有的阻抗設(shè)計(jì)(包括差別和特性阻抗)
*計(jì)算值與名義值差別應(yīng)小于的阻抗范圍的10%:
例如:客戶要求:60+/-10%ohm
阻抗范圍=上限66-下限54=12ohms
阻抗范圍的10%=12X10%=1.2ohms
計(jì)算值必須在紅框范圍內(nèi)。其余情況類推。
下面利用SI9000計(jì)算是否達(dá)到阻抗控制的要求:
首先計(jì)算DDR數(shù)據(jù)線的單端阻抗控制:
TOP層:銅厚為0.5OZ,走線寬度為5MIL,距參考平面的距離為3.8MIL,介電常數(shù)為4.2。選擇模型,代入?yún)?shù),選擇lossless calculation,如圖所示:
計(jì)算得到單端阻抗為Zo=55.08ohm,與要求相差5歐姆。根據(jù)板廠的反饋,他們將走線寬度改為6MIL以達(dá)到阻抗控制,經(jīng)過(guò)驗(yàn)證,在寬度W2=6MIL,W1=7MIL的情況下,計(jì)算得到的單端阻抗為Zo=50.56歐姆,符合設(shè)計(jì)要求。
L2層:在L2層的走線模型如下圖所示:
代入?yún)?shù)進(jìn)行計(jì)算得到如下圖所示:
計(jì)算得到單端阻抗為Zo=50.59歐姆,符合設(shè)計(jì)要求。
同理可以得到L3層的單端阻抗,在此不再贅述。
[page]
下面計(jì)算差分阻抗控制:
由PCB設(shè)計(jì)可知,底板PCB中時(shí)鐘走線在L3層,USB數(shù)據(jù)線在L2層,走線寬度均為6MIL,間距為6MIL。
時(shí)鐘信號(hào)選擇的模型如下所示:
按照提供給板廠的數(shù)據(jù)計(jì)算得到的結(jié)果如下圖所示:
根據(jù)板廠的反饋,差分阻抗只能做到85歐姆,與計(jì)算結(jié)果接近(他們可以微調(diào)板層厚度,但不能調(diào)線)。但是改變線間距為12MIL時(shí),計(jì)算得到的差分阻抗為92.97歐姆,再將線寬調(diào)為5MIL時(shí),差分阻抗為98.99歐姆,基本符合設(shè)計(jì)要求。
經(jīng)驗(yàn)小結(jié)
1、當(dāng)差分走線在中間信號(hào)層走線時(shí),差分阻抗的控制比較困難,因?yàn)榫炔粔颍褪钦f(shuō)改變介質(zhì)層厚度對(duì)差分阻抗的影響不大,只有改變走線的間距才對(duì)差分阻抗影響較大。但是當(dāng)走線在頂層或底層時(shí),差分阻抗就比較好控制,很容易達(dá)到設(shè)計(jì)要求,通過(guò)實(shí)際計(jì)算發(fā)現(xiàn),重要的信號(hào)線最好走表層,容易進(jìn)行阻抗控制,尤其是時(shí)鐘信號(hào)差分對(duì)。
2、在PCB設(shè)計(jì)之前,首先必須通過(guò)阻抗計(jì)算,把PCB的疊層參數(shù)確定,如各層的銅厚,介質(zhì)層的厚度等等,還有差分走線的寬度和間距都需要事先計(jì)算得出,這些就是PCB的前端仿真,保證重要的信號(hào)線的阻抗控制滿足設(shè)計(jì)要求。
3、關(guān)于介電常數(shù)Er的問(wèn)題:
以我們使用最多的FR-4介質(zhì)的材料板為例:實(shí)際多層板是芯板和壓合樹(shù)脂層堆疊而成,其芯板本身也是由半固化片組合而成。常用的三種半固化片技術(shù)指標(biāo)如下表1 所示。
半固化片組合的介電常數(shù)不是簡(jiǎn)單的算術(shù)平均,甚至在構(gòu)成微帶線和帶狀線時(shí)的Er值也有所不同。另一方面,F(xiàn)R-4的Er也隨信號(hào)頻率的變化有一定改變,不過(guò)在1GHz 以下一般認(rèn)為FR-4 材料的Er 值約4.2。通常計(jì)算時(shí)采用4.2。
4、在實(shí)際的阻抗控制中,一般采用介質(zhì)為FR-4,其Er約4.2,線條厚度t對(duì)阻抗影響較小,實(shí)際主要可以調(diào)整的是H和W,W(設(shè)計(jì)線寬)一般情況下是 由設(shè)計(jì)人員決定的,但在設(shè)計(jì)時(shí)應(yīng)充分考慮線寬對(duì)阻抗的配合性和實(shí)際加工精度。當(dāng)然,采用較小的W 值后線條厚度t 的影響就不容忽視了。H(介質(zhì)層厚度)對(duì)阻抗控制的影響最大,實(shí)際H 有兩類情況:一種是芯板,材料供應(yīng)商所提供的板材中H的厚度也是由以上三種半固化片組合而成,但其在組合的過(guò)程中必然會(huì)考慮三種材料的特性,而絕非無(wú)條件 的任意組合,因此板材的厚度就有了一定的規(guī)定,形成了一個(gè)相應(yīng)的清單,同時(shí)H 也有了一定的限制。如0.17mm 1/1的芯板為 2116 ×1,0.4mm 1/1的芯板為1080×2+7628×1等。另一種是多層板中壓合部分的厚度:其方法基本上與前相同但需注意銅層的損失。如內(nèi)電層間用半固化片進(jìn)行填 充,因在制作內(nèi)層的過(guò)程中銅箔被蝕刻掉的部分很少,則半固化片中樹(shù)脂對(duì)該區(qū)的填充亦很少,則半固化片的厚度損失可忽略。反之,如信號(hào)層之間用半固化片進(jìn)行 填充,由于銅箔被蝕刻掉的部分較多,則半固化片的厚度損失會(huì)很大且難以估計(jì)。因此,有人建議在內(nèi)層的信號(hào)層要求鋪銅以減少厚度損失。
5、特征阻抗與傳輸線的寬度是成反比的,寬度越寬,阻抗越低,反之則阻抗更高。
6、在有些板的設(shè)計(jì)要求中對(duì)板層厚度有限制時(shí),此時(shí)要達(dá)到比較好的阻抗控制,采用好的疊層設(shè)計(jì)非常關(guān)鍵。從實(shí)際的計(jì)算中可以得出以下結(jié)論:
a. 每個(gè)信號(hào)層都要有參考平面相鄰, 能保證其阻抗和信號(hào)質(zhì)量;
b. 每個(gè)電源層都要有完整的地平面相鄰, 使得電源的性能得以較好的保證;
[page]
7、關(guān)于差分走線的線寬和間距對(duì)阻抗控制的討論:
通過(guò)軟件計(jì)算發(fā)現(xiàn),改變差分對(duì)的間距對(duì)阻抗控制的影響較大,但是這里涉及到另一個(gè)問(wèn)題,就是差分對(duì)的耦合問(wèn)題。
差分對(duì)耦合的主要目的是增強(qiáng)對(duì)外界的抗干擾能力和抑止EMI。耦合分為緊耦合方式( 即差分對(duì)線間距小于或等于線寬) 和松耦合方式。
如果能保證周圍所有的走線離差分對(duì)較遠(yuǎn)(比如遠(yuǎn)遠(yuǎn)大于3 倍的線寬),那么差分走線可以不用保證緊密的耦合,最關(guān)鍵的是保證走線長(zhǎng)度相等即可。(可以參見(jiàn)Johnson 的信號(hào)完整性網(wǎng)站上的關(guān)于差分走線的闡述,他就要求他的layout 工程師將差分線離得較遠(yuǎn),這樣可以方面繞線)。只是目前大多數(shù)多層高速的PCB 板走線空間很緊密,根本無(wú)法將差分走線和其它走線隔離開(kāi)來(lái),所以這時(shí)候保持緊密的耦合以增加抗干擾能力是應(yīng)該的。
緊耦合不是差分走線的必要條件,但是在空間不夠時(shí)走線采用緊耦合方式能夠增強(qiáng)差分走線的抗干擾能力。因此,對(duì)于差分對(duì)的阻抗控制問(wèn)題,怎么調(diào)節(jié)各個(gè)參數(shù)需要綜合考慮上述因素,擇優(yōu)選擇。一般情況下不輕易調(diào)整差分對(duì)的間距和線寬。
延伸:差分對(duì)走線的PCB要求
(1)確定走線模式、參數(shù)及阻抗計(jì)算。差分對(duì)走線分外層微帶線差分模式和內(nèi)層帶狀線差分模式兩種,通過(guò)合理設(shè)置參數(shù),阻抗可利用相關(guān)阻抗計(jì)算軟件(如POLAR-SI9000)計(jì)算也可利用阻抗計(jì)算公式計(jì)算。
(2)走平行等距線。確定走線線寬及間距,在走線時(shí)要嚴(yán)格按照計(jì)算出的線寬和間距,兩線間距要一直保持不變,也就是要保持平行。平行的方式有兩種: 一種為兩條線走在同一線層(side-by-side),另一種為兩條線走在上下相兩層(over-under)。一般盡量避免使用后者即層間差分信號(hào), 因?yàn)樵赑CB板的實(shí)際加工過(guò)程中,由于層疊之間的層壓對(duì)準(zhǔn)精度大大低于同層蝕刻精度,以及層壓過(guò)程中的介質(zhì)流失,不能保證差分線的間距等于層間介質(zhì)厚度, 會(huì)造成層間差分對(duì)的差分阻抗變化。困此建議盡量使用同層內(nèi)的差分。
(3).緊耦合原則。
在計(jì)算線寬和間距時(shí)最好遵守緊耦合的原則,也就是差分對(duì)線間距小于或等于線寬。當(dāng)兩條差分信號(hào)線距離很近時(shí),電流傳輸方向相反,其磁場(chǎng)相互抵消,電場(chǎng)相互耦合,電磁輻射也要小得多。
(4).走短線、直線。
為確保信號(hào)的質(zhì)量,差分對(duì)走線應(yīng)該盡可能地短而直,減少布線中的過(guò)孔數(shù),避免差分對(duì)布線太長(zhǎng),出現(xiàn)太多的拐彎,拐彎處盡量用45°或弧線,避免90°拐彎。
(5).不同差分線對(duì)間處理。
差分對(duì)對(duì)走線方式的選擇沒(méi)有限制,微帶線和帶狀線均可,但是必須注意要有良好的參考平面。對(duì)不同差分線之間的間距要求間隔不能太小,至少應(yīng)大于3~5倍差分線間距。必要時(shí)在不同差分線對(duì)之間加地孔隔離以防止相互問(wèn)的串?dāng)_。
(6).遠(yuǎn)離其它信號(hào)。
對(duì)差分對(duì)信號(hào)和其它信號(hào)比如TTL信號(hào),最好使用不同的走線層,如果因?yàn)樵O(shè)計(jì)限制必須使用同一層走線,差分對(duì)和TTL的距離應(yīng)該足夠遠(yuǎn),至少應(yīng)該大于3~5倍差分線間距。
(7).差分信號(hào)不可以跨平面分割。
盡管兩根差分信號(hào)互為回流路徑,跨分割不會(huì)割斷信號(hào)的回流,但是跨分割部分的傳輸線會(huì)因?yàn)槿鄙賲⒖计矫娑鴮?dǎo)致阻抗的不連續(xù)(如圖箭頭處所示,其中GND1、GND2為L(zhǎng)VDS相鄰的地平面)。
8、PADS LAYOUT中層定義選項(xiàng)卡各個(gè)參數(shù)的解釋說(shuō)明:
coating表示涂覆層,如果沒(méi)有涂覆層,就在thickness 中填0,dielectric(介電常數(shù))填1(空氣)。
substrate表示基板層,即電介質(zhì)層,一般采用FR-4,厚度是通過(guò)阻抗計(jì)算軟件計(jì)算得到,介電常數(shù)為4.2(頻率小于1GHz時(shí))。
點(diǎn)擊Weight(oz)項(xiàng),可以設(shè)定鋪銅的銅厚,銅厚決定了走線的厚度。
9、絕緣層的Prepreg/Core的概念:
PP(prepreg)是種介質(zhì)材料,由玻璃纖維和環(huán)氧樹(shù)脂組成,core其實(shí)也是PP類型介質(zhì),只不過(guò)他的兩面都覆有銅箔,而PP沒(méi)有,制作多層板時(shí),通常將CORE和PP配合使用,CORE與CORE之間用PP粘合。
10、PCB疊層設(shè)計(jì)中的注意事項(xiàng):
(1)、翹曲問(wèn)題
PCB的疊層設(shè)計(jì)要保持對(duì)稱,即各層的介質(zhì)層厚、鋪銅厚度上下對(duì)稱,拿六層板來(lái)說(shuō),就是TOP-GND與BOTTOM-POWER的介質(zhì)厚度和銅厚一致,GND-L2與L3-POWER的介質(zhì)厚度和銅厚一致。這樣在層壓的時(shí)候不會(huì)出現(xiàn)翹曲。
(2)、信號(hào)層應(yīng)該和鄰近的參考平面緊密耦合(即信號(hào)層和鄰近敷銅層之間的介質(zhì)厚度要很?。?;電源敷銅和地敷銅應(yīng)該緊密耦合。
(3)、在很高速的情況下,可以加入多余的地層來(lái)隔離信號(hào)層,但建議不要多家電源層來(lái)隔離,這樣可能造成不必要的噪聲干擾。
(4)、典型的疊層設(shè)計(jì)層分布如下表所示:
(5)、層的排布一般原則:
元件面下面(第二層)為地平面,提供器件屏蔽層以及為頂層布線提供參考平面;
所有信號(hào)層盡可能與地平面相鄰;
盡量避免兩信號(hào)層直接相鄰;
主電源盡可能與其對(duì)應(yīng)地相鄰;
兼顧層壓結(jié)構(gòu)對(duì)稱。
對(duì)于母板的層排布,現(xiàn)有母板很難控制平行長(zhǎng)距離布線,對(duì)于板級(jí)工作頻率在50MHZ 以上的(50MHZ 以下的情況可參照,適當(dāng)放寬),建議排布原則:
元件面、焊接面為完整的地平面(屏蔽);
無(wú)相鄰平行布線層;
所有信號(hào)層盡可能與地平面相鄰;
關(guān)鍵信號(hào)與地層相鄰,不跨分割區(qū)。
特別推薦
- 復(fù)雜的RF PCB焊接該如何確保恰到好處?
- 電源效率測(cè)試
- 科技的洪荒之力:可穿戴設(shè)備中的MEMS傳感器 助運(yùn)動(dòng)員爭(zhēng)金奪銀
- 輕松滿足檢測(cè)距離,勞易測(cè)新型電感式傳感器IS 200系列
- Aigtek推出ATA-400系列高壓功率放大器
- TDK推出使用壽命更長(zhǎng)和熱點(diǎn)溫度更高的全新氮?dú)馓畛淙嘟涣鳛V波電容器
- 博瑞集信推出低噪聲、高增益平坦度、低功耗 | 低噪聲放大器系列
技術(shù)文章更多>>
- 如何選擇和應(yīng)用機(jī)電繼電器實(shí)現(xiàn)多功能且可靠的信號(hào)切換
- 基于APM32F411的移動(dòng)電源控制板應(yīng)用方案
- 數(shù)字儀表與模擬儀表:它們有何區(qū)別?
- 聚焦制造業(yè)企業(yè)貨量旺季“急難愁盼”,跨越速運(yùn)打出紓困“連招”
- 選擇LDO時(shí)的主要考慮因素和挑戰(zhàn)
技術(shù)白皮書(shū)下載更多>>
- 車規(guī)與基于V2X的車輛協(xié)同主動(dòng)避撞技術(shù)展望
- 數(shù)字隔離助力新能源汽車安全隔離的新挑戰(zhàn)
- 汽車模塊拋負(fù)載的解決方案
- 車用連接器的安全創(chuàng)新應(yīng)用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索
光收發(fā)器
光通訊器件
光纖連接器
軌道交通
國(guó)防航空
過(guò)流保護(hù)器
過(guò)熱保護(hù)
過(guò)壓保護(hù)
焊接設(shè)備
焊錫焊膏
恒溫振蕩器
恒壓變壓器
恒壓穩(wěn)壓器
紅外收發(fā)器
紅外線加熱
厚膜電阻
互連技術(shù)
滑動(dòng)分壓器
滑動(dòng)開(kāi)關(guān)
輝曄
混合保護(hù)器
混合動(dòng)力汽車
混頻器
霍爾傳感器
機(jī)電元件
基創(chuàng)卓越
激光二極管
激光器
計(jì)步器
繼電器