你的位置:首頁(yè) > 電路保護(hù) > 正文

去耦電容(decoupling capacitors)如何擺放設(shè)計(jì)?

發(fā)布時(shí)間:2017-04-21 責(zé)任編輯:wenwei

【導(dǎo)讀】去耦電容是電路中裝設(shè)在元件的電源端的電容,此電容可以提供較穩(wěn)定的電源,同時(shí)也可以降低元件耦合到電源端的噪聲,間接可以減少其他元件受此元件噪聲的影響。今天聊聊有意思的去耦電容的擺放設(shè)計(jì)。先來看看Bypass和decoupling充滿畫面感的區(qū)別。請(qǐng)看圖。
 
從遠(yuǎn)處而來的信號(hào)(不一定是有用信號(hào))經(jīng)過電容濾波,這時(shí)候的電容所起到的作用,起了一個(gè)好聽的名字,叫Bypass;
 
去耦電容(decoupling capacitors)如何擺放設(shè)計(jì)?
 
從源段輸出去的信號(hào)經(jīng)過的濾波電容,這個(gè)電容叫decoupling;
 
EN,蠻有想像力的。
 
在低頻場(chǎng)合,許多人根本就不關(guān)心EMC,上次一個(gè)朋友說,你說那么多高速的東西,可我做電力的,用不上呀,聽起來好像是我不好,我應(yīng)該多顧及一下他聽課的感受。不過,這個(gè)時(shí)代是高速的時(shí)候代,DDR4都3200了,你還窩在50/60Hz,是不是該多充充電了。
 
同樣,低頻場(chǎng)合,許多EMC設(shè)計(jì)規(guī)則都是看不見的。在高頻場(chǎng)合,許多細(xì)節(jié)就需要關(guān)心了,一不小心就一堆EMC問題。比如今天要聊的電容的擺放。
 
去耦電容(decoupling capacitors)如何擺放設(shè)計(jì)?
 
圖例1是最常見的做法,VDD和GND PIN腳拉出來,并上電容,再打孔到各自的層。看起來好像是沒啥問題。
 
去耦電容(decoupling capacitors)如何擺放設(shè)計(jì)?
 
圖例2是把過孔打在了的出來的兩根線上,這個(gè)好像也有好多人做呀。
 
去耦電容(decoupling capacitors)如何擺放設(shè)計(jì)?
 
圖例3,把回流的GND線打斷了,GND的腳和去耦電容的GND直接打到了GND平面上,介個(gè),介個(gè),想法有點(diǎn)另類,貌似好像不錯(cuò)的樣子。
 
去耦電容(decoupling capacitors)如何擺放設(shè)計(jì)?
 
圖例4就更歷害了,VDD和GND兩個(gè)直接打孔到對(duì)應(yīng)的平面,在附近的位置打孔上來再放一顆去耦電容。完美!
 
四個(gè)圖放完之后,有沒有發(fā)現(xiàn)什么好玩的地方。仔細(xì)想想,哪種擺放最好?是基于什么考慮的?
 
圖例1和圖例2有一個(gè)去耦電容組成的小小環(huán)路。
 
圖例3稍好一些,環(huán)路較前兩者更小一些。
 
圖例4霸氣側(cè)漏,幾乎是最小環(huán)路了。
 
去耦電容(decoupling capacitors)如何擺放設(shè)計(jì)?
 
其實(shí)這篇有點(diǎn)接昨天的Return Path的味道。細(xì)微之處顯功夫,對(duì)于環(huán)路的控制,EMC工程師需要練就火眼金睛,才能在未來的整改中省下必要的時(shí)間成本。
 
以上內(nèi)容轉(zhuǎn)載自電磁兼容小小家。
 
 
 
 
 
推薦閱讀:


淺析吸波材料在RFID標(biāo)簽中的應(yīng)用
醫(yī)療器械電磁兼容標(biāo)準(zhǔn)解析
一次有點(diǎn)遺憾的EMC靜電抗擾度整改
論頻譜中負(fù)頻率成分的物理意義
科普:最好的頻譜分析儀基礎(chǔ)知識(shí)
 
 
 
要采購(gòu)頻譜分析儀么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉