USB 2.0、IEEE 1394、ITV 應(yīng)用和操作中使用的數(shù)字式可視接口 (DVI) 和高清晰度多媒體接口(HDMI)協(xié)議允許高速數(shù)據(jù)傳輸率，并可以支持即插即用熱插拔安裝和操作。但這些外部端口很容易受到來自工作環(huán)境和周邊設(shè)備的破壞性的 ESD 脈沖的傷害。ESD 抑制器件除了保護數(shù)據(jù)傳輸線路之外，必須保持其信號的完整性。

通常，USB 2.0 支持 480Mbps (bits per second) 的數(shù)據(jù)傳輸；DVI 和 HDMI 協(xié)議更是分別支持高達 8Gbps 和 5Gbps 的數(shù)據(jù)傳輸帶寬。在 USB 2.0、DVI 和 HDMI 的高速數(shù)據(jù)率下，傳統(tǒng)保護裝置的寄生電容可能破壞信號的完整性或令其失真。失真表現(xiàn)為由較慢的上升和下降時間所致的高態(tài)／低態(tài)瞬變的前沿和后沿被修圓。上升和下降時間較慢會給系統(tǒng)帶來一些問題，其中最重要的是時序問題。電路在特定的時間需要穩(wěn)定的“高”態(tài)和“低”態(tài)。隨著各狀態(tài)之間過渡時間的增加，電路有可能檢測到不完整的過渡期，從而將數(shù)據(jù)誤差引入系統(tǒng)。附表1是不同寄生電容 ESD 抑制器件對數(shù)據(jù)上升沿時間 (10%至90%高電平) 所造成的影響比較。



傳輸速率為 12Mbps 時，其保持電平的時間要長得多 (80ns)。在此數(shù)據(jù)傳輸率條件下，10pF 或更小的電容值將使得數(shù)據(jù)通過時的失真最小。當(dāng)傳輸速率提高到 480Mbps 時，信號具有短得多的電平保持時間 (2.0ns)。此時 10pF 電容的 ESD 抑制器件已經(jīng)引起波形失真：它減少了電平保持時間并使前沿和后沿的形狀大為改變。而 660pF 電容的 ESD 抑制器件則造成了相當(dāng)大的失真，以致于波形甚至無法達到信號工作電壓。圖 1 顯示了不同 ESD 抑制器件對 480Mbps 數(shù)據(jù)波形的影響。


這些數(shù)據(jù)揭示了在進行超高速系統(tǒng)的數(shù)據(jù)傳輸線路保護時 ESD 抑制器的電容特性的重要性。盡管現(xiàn)有的各種抑制器均能夠提供有效的 ESD 保護功能，但不能以犧牲系統(tǒng)的信號完整性為代價。因此，在把 ESD 抑制器引入電路設(shè)計之前，必須對其電容有所考慮。具有極低電容值的 ESD 抑制元件 (如 PESD 器件) 能夠在提供 ESD 保護功能的同時保持高速數(shù)據(jù)信號的數(shù)據(jù)完整性。由于傳輸最高速率的不同，不同的數(shù)據(jù)接口所能接受的最高電容是不一樣的。譬如，USB2.0 數(shù)據(jù)線上的寄生電容一般控制在 10pF 以內(nèi)，而 DVI 或HDMI 數(shù)據(jù)接口要求則更低，通常低于1pF（圖2）。


高速信號和瞬變 (如ESD) 還帶來了另一個寄生特性—電感。尤其值得關(guān)注的是用來實現(xiàn)連接器、芯片及其他任何配套元件之間互連的電路板上跡線的寄生電感。與電容效應(yīng)相似，由電路板跡線所產(chǎn)生的電感將不會影響低頻信號。但是，在高速條件下，這種電感將產(chǎn)生有可能影響信號完整性的阻抗分量。當(dāng)高頻信號 (如ESD) 通過時，少量的跡線電感可能轉(zhuǎn)換成巨大的阻抗。設(shè)計師可通過在 ESD 抑制器和受保護芯片之間設(shè)置盡可能大的距離的方法來利用上述特性來完善 ESD 器件和 IC 本身間的協(xié)同、偶合。

低電容 ESD 保護對于高速條件下保持數(shù)據(jù)的完整性是非常關(guān)鍵的。在常見的瞬間過電壓抑制器件中，金屬氧化物壓敏電阻 (MOV) 和多層壓敏電阻 (MLV) 因價廉物美而應(yīng)用廣泛。但其固有的高電容決定了其應(yīng)用范圍只能局限于低頻領(lǐng)域和電源的瞬間電壓抑制上。而硅類 ESD 防護器件，包括齊納二極管、TVS 二極管／陣列等，雖然具有保護電壓低而準確的優(yōu)點，其寄生電容依舊不可忽視，通常難以適用于高速數(shù)據(jù)通訊接口，如 HDMI，IEEE1394 等。
[page]
為滿足高速數(shù)據(jù)通訊接口既 ESD 保護有效、又不影響高速信號傳輸?shù)囊蟆＝陙?，市場上推出了多種專門適用于此類保護要求的器件。其中以瑞侃電路保護部門 (RCP: Raychem Circuit Protection) 推出的 PESD 器件為代表。該器件的電容極低 (通常0.25pF)，漏電流極小 (<0.001A)；ESD 防護快速有效（響應(yīng)曲線如圖 3 所示，觸發(fā)電壓典型值為 150~250V；響應(yīng)時間少于 1ns）；價格低于低電容硅器件。因此，在高速數(shù)據(jù)傳輸條件下，PESD 器件擁有更佳的保護應(yīng)用特性。該器件已成功應(yīng)用于 HDMI1.3 和 USB2.0 等多種高速接口電路。


圖 4、圖 5 和 圖 6 展示了利用TE電路保護部門 PESD 器件對 HDMI1.3、USB2.0 和 IEEE1394 接口電路進行保護的典型應(yīng)用。這些保護將 ESD 與敏感電路隔離。在傳輸線路脈沖 (TLP) 測試和 IEC61000-4-2 測試中，尤其是經(jīng)過多次采樣（1000次TLP測試）后，其性能要比其他可比較的元件好。相對于其他典型的聚合物 ESD 防護器件，這類 PESD 器件的較低觸發(fā)電壓 (通常150V) 和低箝位電壓 (通常25V) 能更好的幫助保護敏感電子元件。該器件采用電子工業(yè)中最流行的 0603 和 0402 貼裝形式，符合 RoHS 的嚴格要求；幫助機頂盒敏感電路、手提電腦、手機和其它便攜式設(shè)備免 ESD 侵害。


ESD器件優(yōu)化

當(dāng)選擇了一個抑制和電特性(漏電流、電容)與電路參數(shù)相吻合的 ESD 抑制器之后 (如PESD)，還需要作出另一項選擇：抑制器應(yīng)安裝在電路板的什么位置上才能優(yōu)化電路的 ESD 保護? “優(yōu)化” ESD 保護指的是使受保護芯片上的 ESD 瞬變盡可能少。簡單地講，應(yīng)把 ESD 抑制器直接放置在連接器的后面。它應(yīng)該是第一個遭遇 ESD 瞬變的板級元件。然后，在實際可行的情況下，任何需要保護的芯片均應(yīng)盡可能地遠離 ESD 抑制器。采取這一方法將極大地減輕集成電路所承受的應(yīng)力。下面列出的是 PESD 器件安裝位置的相對優(yōu)先級，按從高到低的順序排列如下：

• 設(shè)置于作為系統(tǒng)屏蔽 (機殼) 中的入口的連接器的內(nèi)部
• 安放于電路板跡線與連接器插腳相互作用的位置
• 放置于電路板上緊挨在連接器后面的位置
• 位于可以高效耦合至 I／O 線路的性能穩(wěn)定且未受保護的傳輸線路
• 設(shè)置于數(shù)據(jù)傳輸線路上的一個串聯(lián)阻性元件之前
• 位于數(shù)據(jù)傳輸線路上的一個分支點之前
• 靠近 IC 和／或 ASI

另一個需要考慮的布局問題是從 PESD 到被保護 IC 的距離和耦合器件的選擇。目標是將該距離降至最小。需要保護的 IC 通常自身帶有 ESD 保護。但這只屬于器件級的防護，且一致性較差，需要 PESD 器件協(xié)助／偶合達到設(shè)備／系統(tǒng)級的 ESD 防護。隨著與傳輸線路之間距離的增加，ESD 抑制器變得越發(fā)與受其保護的信號線“隔離” 開來。與電路板走線相關(guān)聯(lián)的電感以及任何的封裝寄生電感都將在保護電路中加入阻抗，成為 PESD 電壓抑制器和 IC 間的偶合阻抗。因為 IC 芯片將要承受抑制器兩端和偶合阻抗兩端的電壓之和，理想的設(shè)計應(yīng)使 PESD 盡可能多承受應(yīng)力，同時保證兩級防護間沒有遺漏的“死角”。

最后，機殼 (框架) 的地應(yīng)是 ESD 基準，而不是信號(數(shù)字)地。目的是把 ESD 從信號環(huán)境中屏蔽出去。使 ESD TVS 保護器件以機殼的地為基準，則可免受那些不希望的噪聲效應(yīng) (如接地反跳) 的影響。目標是盡量保持“干凈” 的信號 (數(shù)據(jù)) 環(huán)境。

高速接口的ESD防護設(shè)計完成后，進一步的優(yōu)化設(shè)計會讓保護更加完善。

推薦閱讀：

小貼士：如何增強ESD保護
http://www.me3buy.cn/cp-dl/1098
如何選擇合適的ESD器件？
http://www.me3buy.cn/cp-dl/1099
ESD抑制和接口保護設(shè)計指南
http://www.me3buy.cn/cp-dl/1100