【導(dǎo)讀】晶體管微縮成本的不斷提升，促使行業(yè)尋找創(chuàng)新方法，更新迭代提升芯片和系統(tǒng)的性能。正因此，異構(gòu)集成已成為封裝技術(shù)最新的轉(zhuǎn)折點(diǎn)。
異構(gòu)集成(HI)已成為封裝技術(shù)最新的轉(zhuǎn)折點(diǎn)
? 對系統(tǒng)級封裝(SiP)的需求將基板設(shè)計(jì)推向更小的特征（類似于扇出型面板級封裝FO-PLP）
? 需求趨同使得面板級制程系統(tǒng)的研發(fā)成本得以共享
晶體管微縮成本的不斷提升，促使行業(yè)尋找創(chuàng)新方法，更新迭代提升芯片和系統(tǒng)的性能。正因此，異構(gòu)集成已成為封裝技術(shù)最新的轉(zhuǎn)折點(diǎn)。
異構(gòu)集成將單獨(dú)制造的部件集成一個(gè)更高級別的組合，該組合總體上具有更強(qiáng)的功能、更好的操作特性，以及更低的成本。這種更高級別的組合稱為系統(tǒng)級封裝 (SiP)。異構(gòu)集成最初是在高性能計(jì)算設(shè)備上進(jìn)行，這些設(shè)備通常被用于機(jī)器學(xué)習(xí)和人工智能應(yīng)用。
系統(tǒng)級封裝設(shè)計(jì)
提高性能指的是將邏輯和存儲器更緊密地結(jié)合在一起，達(dá)到比嵌于主機(jī)板上的單個(gè)芯片能實(shí)現(xiàn)的更高的帶寬連接。為了提高速度和帶寬，行業(yè)正在探索系統(tǒng)級封裝 (SiP) 設(shè)計(jì)。
? 系統(tǒng)級封裝是將兩個(gè)或更多的集成電路封裝在一起，系統(tǒng)芯片 (SoC) 則是將這些芯片的功能集成在單個(gè)晶片上。
? 系統(tǒng)級封裝設(shè)計(jì)持續(xù)發(fā)展，以盡可能緊密地包含更多功能。
? 當(dāng)今一些最先進(jìn)的設(shè)備中，單個(gè)封裝就含有幾十個(gè)芯片，晶體管數(shù)量超過一萬億。
該圖表顯示了系統(tǒng)級封裝設(shè)計(jì)的選項(xiàng)。圖表顯示，為了滿足對異構(gòu)集成的需求，需要新的類似于系統(tǒng)級封裝的封裝技術(shù)出現(xiàn)，以實(shí)現(xiàn)高效的性能并加快上市時(shí)間。
為了將邏輯和存儲器更緊密地結(jié)合在一起，半導(dǎo)體行業(yè)正在將系統(tǒng)級封裝設(shè)計(jì)轉(zhuǎn)移到集成電路基板。與標(biāo)準(zhǔn)印制電路板相比，它能實(shí)現(xiàn)更小的特征、更緊密的間距和更高的輸入/輸出(I/O)量。這些因素導(dǎo)致基板上的設(shè)計(jì)規(guī)則與扇出型晶圓級封裝 (FO-WLP) 和扇出型面板級封裝 (FO-PLP) 的設(shè)計(jì)規(guī)則更加相像。
? 扇出型是一種新興技術(shù)，可以使芯片被附著在更大尺寸的圓形、正方形或矩形基板上。使用大尺寸的基板可以使每個(gè)區(qū)域容納更多的芯片，從而降低單位成本。
? FO-PLP在300/330mm的圓形尺寸上進(jìn)行封裝，相比FOWLP更具成本優(yōu)勢。
但是，小批量研發(fā)FO-PLP技術(shù)的成本不斷增加卻是一個(gè)巨大的障礙。
研發(fā)挑戰(zhàn)
FO-PLP 市場的主要驅(qū)動(dòng)力是成本（而非性能）。這個(gè)市場面臨的挑戰(zhàn)是需要在更大的尺寸（從 300 mm 圓形晶圓到 600 x 600 mm 正方形面板）上滿足晶圓級規(guī)格和產(chǎn)量。
這些面板的市場很小，導(dǎo)致整個(gè)供應(yīng)鏈沒有足夠高水平的研發(fā)投資來解決處理大型面板相關(guān)的關(guān)鍵問題。
? 由于投資不足，F(xiàn)O-PLP的產(chǎn)量水平較低，不足以獲得轉(zhuǎn)移到更大基板尺寸的經(jīng)濟(jì)效益。
結(jié)果是，大多數(shù)扇出型業(yè)務(wù)都停留在晶圓上。
技術(shù)融合
類似的面板 (510 x 515 mm) 被用于基板市場，這一市場預(yù)計(jì)在未來四年都會(huì)面臨數(shù)量上的顯著增加，尤其是在最具技術(shù)挑戰(zhàn)性的領(lǐng)域。
由于基板和 FO-PLP 要求（例如特征尺寸和均勻性）的技術(shù)融合迫在眉睫，我們很可能可以使用相同或相似的平臺來應(yīng)對這兩個(gè)市場。融合可以實(shí)現(xiàn)更強(qiáng)大的設(shè)備供應(yīng)商基礎(chǔ)。
通過將面板標(biāo)準(zhǔn)化為幾種尺寸并采用現(xiàn)有的接口和設(shè)備標(biāo)準(zhǔn)，我們可以增加通用系統(tǒng)平臺的數(shù)量。標(biāo)準(zhǔn)化將有助于降低面板級制程系統(tǒng)的研發(fā)成本。
? 產(chǎn)量增加將有助于將成本分?jǐn)傇谛碌脑O(shè)備上。這可以加大規(guī)模，實(shí)現(xiàn)一個(gè)強(qiáng)勁的面板制程設(shè)備市場。
隨著面板產(chǎn)量接近晶圓級封裝的水平，預(yù)計(jì)將有更多的應(yīng)用從晶圓轉(zhuǎn)移到面板，以利用預(yù)期的成本優(yōu)勢。
? Micro-LED 或“封裝天線”解決方案等相鄰市場也有望推動(dòng)面板產(chǎn)量的提升。更高的產(chǎn)量將更有可能實(shí)現(xiàn)成本的降低，從而有助于提高面板級解決方案的競爭力。
SEMSYSCO 提供濕法制程設(shè)備（例如圖中的 CUPID），它能處理大至600 x 600 mm的基板
多米諾骨牌效應(yīng)
隨著產(chǎn)量提升，相信將會(huì)產(chǎn)生多米諾骨牌效應(yīng)，成本降低將推動(dòng)產(chǎn)量提升和研發(fā)投資增加。這些投資將有助于推動(dòng)更有效的自動(dòng)化、更多的機(jī)器學(xué)習(xí)和智能、更高的可靠性和更少的缺陷。所有這些都將導(dǎo)致成本降低，從而繼續(xù)推動(dòng)面板業(yè)務(wù)量的增加。
泛林集團(tuán)一直致力于推動(dòng)半導(dǎo)體行業(yè)的創(chuàng)新。通過此前對 SEMSYSCO的收購我們正在投資面板級制程市場，并處于創(chuàng)新的前沿。
（來源：泛林集團(tuán)作者：泛林集團(tuán)Sabre 3D產(chǎn)品線資深總監(jiān) John Ostrowski）
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
觀眾預(yù)登記開啟！千家展商聯(lián)名邀您共聚2023慕尼黑上海電子展
從國家級科技盛會(huì)，看深圳工業(yè)第一支柱產(chǎn)業(yè)如何“大象奔跑”
第十一屆中國電子信息博覽會(huì)在深圳盛大開幕，攜手產(chǎn)業(yè)鏈譜寫新篇章
