【導(dǎo)讀】為了解決電力載波通信系統(tǒng)中LDO供電模塊常用單芯片而導(dǎo)致板上成本及面積增加的問題。文中將LDO集成進(jìn)系統(tǒng)芯片來為數(shù)字及模擬模塊分別供電，同時采用平滑極點跟隨技術(shù)來解決負(fù)載電流變化時芯片穩(wěn)定問題，該方法可使PSRR在低頻下達(dá)到63 dB，并能以IP方式在其他應(yīng)用中使用。電源管理系統(tǒng)己成為當(dāng)前集成電路產(chǎn)業(yè)發(fā)展中的一個熱點，也是一個必不可缺的技術(shù)?，F(xiàn)如今，供電的電源電路在整機(jī)電路中也是越來越重要。電源系統(tǒng)設(shè)計不合理，就會影響到整個系統(tǒng)的架構(gòu)、產(chǎn)品的特性組合、元件的選擇、軟件的設(shè)計和功率分配架構(gòu)等。
在不同的電流負(fù)載下，如何保證LDO的穩(wěn)定性，對LDO的設(shè)計是一個挑戰(zhàn)。為此本文提出了一種LDO，并采用平滑極點跟隨技術(shù)來解決不同電流負(fù)載下的極點偏移所導(dǎo)致的穩(wěn)定性問題，從而提高了 PSRR.同時，其過壓保護(hù)電路也較好的防止了LDO輸出供電電壓過大的問題。
電路設(shè)計
圖1所示是本設(shè)計中LDO的電路結(jié)構(gòu)。本LDO的基本結(jié)構(gòu)由4級構(gòu)成，主要利用誤差放大器A1、電壓放大器A2、電壓緩沖器A3、電壓調(diào)整管MPl和反饋網(wǎng)絡(luò)構(gòu)成的負(fù)反饋環(huán)路來維持VOUT的穩(wěn)定。米勒電容C1用來為電路進(jìn)行頻率補(bǔ)償，第二級與第三級的帶寬要大，以便保證LDO處在穩(wěn)定狀態(tài)。
對于一個內(nèi)部米勒補(bǔ)償?shù)母咴鲆嫦到y(tǒng)，米勒補(bǔ)償能夠更好地在較大的負(fù)載電容范圍內(nèi)控制其穩(wěn)定性，同時，它也會提供一個更好的瞬態(tài)響應(yīng)。因為米勒電容形成的一個高頻負(fù)反饋能直接耦合到輸出，而高增益能夠得到較好的直流及負(fù)載調(diào)制。不過測試結(jié)果顯示，在負(fù)載電流大幅度變化時LDO會有50 mV左右的調(diào)整。這是因為直流負(fù)載調(diào)制的性能被bonding wire的寄生電容所限制，直流的IR壓降通過寄生電容會直接惡化直流負(fù)載調(diào)制。
LDO的輸出電流要求從0到全負(fù)載(本設(shè)計為100mA)，因此gm4也會隨負(fù)載電流而變化，導(dǎo)致次級點P2也會隨著負(fù)載電流的變化而變化。設(shè)計時可用平滑極點技術(shù)來解決這個問題，對于R和MP2串聯(lián)組成的電路，它能動態(tài)的根據(jù)負(fù)載電流的變化來進(jìn)行偏置。在大負(fù)載電流狀況下，R和MP2能夠偏置更大的電流以展寬電路帶寬，同時降低輸出電阻以適應(yīng)次級點P2被推到更高的頻率下。在小負(fù)載電流狀態(tài)下，P2在較低的頻率，并將R和MP2偏置在更窄的帶寬和更大的電阻以保證其穩(wěn)定性。靜態(tài)偏置電流要盡量小，以保證電路的低功耗。
調(diào)整管的柵極可設(shè)計成對地電阻明顯大于對VDD的電阻，以使得調(diào)整管的柵極能夠跟隨電源的變化，從而得到更好的電源抑制性。為了產(chǎn)生一個較小的對 VDD的電阻，可用R和M串聯(lián)接在柵極與VDD之間。如果LDO的負(fù)載電流很小，那么，調(diào)整管將工作在弱反或亞閾值區(qū)，因此，MP的Vcs小于Vth，由于MP和MP的Vcs是相等的，MP被關(guān)掉。在這種情況下，R由前級電路的N管偏置。當(dāng)LDO的負(fù)載電流很大時，調(diào)整管的Vcs增加，MP打開，并以一個很小的電阻開啟與R串聯(lián)，此時MP表現(xiàn)為一個開關(guān)。此時調(diào)整管柵極對VDD的電阻會極大地減小，同時前級偏置電流增加，帶寬也會增加。從環(huán)路穩(wěn)定性來說，它允許LDO通過動態(tài)的改變調(diào)整管柵極處的帶寬和電阻來適應(yīng)負(fù)載電流的改變，從而較好地提高電路的瞬態(tài)響應(yīng)。
過壓保護(hù)
當(dāng)LDO的輸出電源電壓高于一定數(shù)值時，過壓保護(hù)電路會自動啟動，并對電源電壓進(jìn)行調(diào)整;而當(dāng)電源電壓恢復(fù)到正常范圍時，保護(hù)電路又會自動關(guān)閉。圖2為過壓保護(hù)電路結(jié)構(gòu)。需要注意的是，保護(hù)電路的調(diào)整管需要對大電流進(jìn)行泄放，因而需要在版圖上對其進(jìn)行特殊處理。
仿真結(jié)果
本芯片采用SMIC 0.18μm CMOS Logic工藝設(shè)計并流片。芯片面積為l70x280μm，靜態(tài)電流為200μA，電容采用MOM實現(xiàn)，其整體版圖如圖3所示。版圖內(nèi)大部分為功率管及米勒電容。輸出電源線的走線應(yīng)當(dāng)盡量寬，同時可用多層金屬，以減小線上電阻。
圖3： 仿真圖
當(dāng)負(fù)載電流從O到100 mA時，本設(shè)計的LDO瞬態(tài)特性電壓紋波在50 mV以下，調(diào)整時間在20μs左右，同時，LDO的PSRR在低頻時可達(dá)到63d-B，100 kHz時有35 dB，完全可以滿足系統(tǒng)要求。
相關(guān)閱讀：
LDO的基本原理、選用原則及應(yīng)用
探討如何將CMOS LDO 應(yīng)用于便攜式產(chǎn)品中
RF電路中如何選擇LDO穩(wěn)壓器PSRR和噪聲
相關(guān)閱讀：
LDO的基本原理、選用原則及應(yīng)用
探討如何將CMOS LDO 應(yīng)用于便攜式產(chǎn)品中
RF電路中如何選擇LDO穩(wěn)壓器PSRR和噪聲
