【導(dǎo)讀】隨著SiC 工藝逐漸成熟和成本不斷下降，SiC MOSFET憑借整體性能優(yōu)于硅基器件一個(gè)數(shù)量級(jí)的優(yōu)勢(shì)正逐漸普及，獲得越來(lái)越多的工程應(yīng)用。相較于傳統(tǒng)的Si功率器件，SiC MOSFET具有更小的導(dǎo)通電阻，更快的開(kāi)關(guān)速度，使得系統(tǒng)損耗大幅降低，效率提升，體積減小，從而實(shí)現(xiàn)變換器的高效高功率密度化，因此廣泛適用于5G數(shù)據(jù)中心通信電源，新能源汽車(chē)車(chē)載充電機(jī)，電機(jī)驅(qū)動(dòng)器，工業(yè)電源，直流充電樁，光伏，UPS等各類能源變換系統(tǒng)中。
然而這種快速的暫態(tài)過(guò)程會(huì)使SiC MOSFET的開(kāi)關(guān)性能對(duì)回路的寄生參數(shù)更加敏感，對(duì)驅(qū)動(dòng)設(shè)計(jì)要求更加嚴(yán)格。以分立的SiC MOSFET為例，根據(jù)電流不同其dv/dt通?？梢赃_(dá)10~60V/ns。功率回路中高速變化的dv/dt通過(guò)寄生電容耦合到驅(qū)動(dòng)回路會(huì)使得門(mén)極振蕩甚至誤開(kāi)通，從而導(dǎo)致橋臂直通，器件損毀。因此，以派恩杰650V 40mΩ SiC MOSFET P3M06040K4為例，對(duì)SiC MOSFET驅(qū)動(dòng)誤開(kāi)通現(xiàn)象進(jìn)行深入探討，并提出避免誤開(kāi)通的解決方案。
01SiC MOSFET橋臂串?dāng)_問(wèn)題
如圖1所示為SiC MOSFET的半橋應(yīng)用電路，上管QH開(kāi)通過(guò)程會(huì)在橋臂中點(diǎn)產(chǎn)生高速變化的dv/dt，下管Vds電壓變化通過(guò)米勒電容CGD產(chǎn)生位移電流，從而在門(mén)極驅(qū)動(dòng)電阻和寄生電感上產(chǎn)生正的電壓干擾，當(dāng)電壓干擾使得門(mén)極電壓超過(guò)器件的閾值電壓就可能導(dǎo)致原本關(guān)斷的下管誤開(kāi)通。為了分析方便，暫時(shí)忽略寄生電感的影響，由此可以得到上管開(kāi)通過(guò)程中下管門(mén)極電壓為：
其中RG=Rg_ext+Rg_int ,Vee為關(guān)斷電壓，當(dāng)dvds/dt趨向無(wú)窮大時(shí)，門(mén)極電壓極限值為：
因此，抑制電壓串?dāng)_的方法有: (1) 減小門(mén)極驅(qū)動(dòng)電阻RG 或者門(mén)極寄生電感Lg (2)有源米勒鉗位 (3) 負(fù)壓關(guān)斷 (4) 增加?xùn)旁措娙軨GS 或者減小米勒電容CGD
圖1 SiC MOSFET橋臂串?dāng)_問(wèn)題
02串?dāng)_抑制策略
(1) 減小門(mén)極驅(qū)動(dòng)電阻通常受限于器件應(yīng)力水平和dv/dt速度，過(guò)小的驅(qū)動(dòng)電阻使得dv/dt過(guò)大會(huì)加劇米勒電容引入的位移電流也可能導(dǎo)致門(mén)極電壓尖峰不減小反而增大，因此需要在滿足應(yīng)力的情況下合理選擇驅(qū)動(dòng)電阻。減小驅(qū)動(dòng)回路寄生電感需要優(yōu)化PCB Layout，盡可能減小驅(qū)動(dòng)元件到SiC MOSFET間的距離。
(2) 有源米勒鉗位電路如圖2所示，對(duì)于關(guān)斷的器件如果門(mén)極產(chǎn)生正的電壓干擾超過(guò)設(shè)定閾值Vth(MC)，開(kāi)關(guān)管SMC導(dǎo)通，為位移電流提供低阻抗放電回路，從而抑制開(kāi)通串?dāng)_。但是，鉗位回路依然包括器件內(nèi)部電阻和連接點(diǎn)到MOSFET內(nèi)寄生電感，當(dāng)這部分壓降較大時(shí)，有源鉗位的作用會(huì)減弱，有可能器件內(nèi)部仍然發(fā)生誤開(kāi)通。因此只有在SiC器件內(nèi)部電阻較小時(shí)才能有不錯(cuò)的抑制效果，派恩杰650V SiC MOSFET內(nèi)部門(mén)極電阻僅1.13Ω，因此采用有源鉗位可以起到很好的抑制串?dāng)_作用。
圖2 有源米勒鉗位
(3) 如圖3所示，給出了一直關(guān)斷的下管QL在上管QH開(kāi)通關(guān)斷過(guò)程中的門(mén)極電壓波形，可知負(fù)壓關(guān)斷的作用相當(dāng)于把整個(gè)門(mén)極波形下移了Vee ，使得正的電壓尖峰遠(yuǎn)離器件閾值電壓，從而避免了上管開(kāi)通時(shí)下管誤開(kāi)通，但同時(shí)使得上管關(guān)斷時(shí)下管負(fù)壓尖峰增大。SiC MOSFET的允許負(fù)壓通常不超過(guò)-8V，因此需要合理選擇負(fù)壓關(guān)斷，對(duì)于派恩杰的SiC MOSFET推薦采用-3V關(guān)斷。
圖3 零壓與負(fù)壓關(guān)斷時(shí)下管門(mén)極波形
(4) 在GS兩端并聯(lián)電容來(lái)增大CGS ,可以很好的抑制電壓串?dāng)_作用，但是會(huì)一定層度上減緩開(kāi)通速度，更嚴(yán)重的是對(duì)于并聯(lián)支路內(nèi)部寄生電感較大時(shí)有可能會(huì)增加門(mén)極寄生振蕩。因此最適合的方法是在器件層面增加?xùn)旁措娙軨GS 或者減小米勒電容CGD。為了說(shuō)明器件本身防止誤開(kāi)通抗干擾能力，把dvds/dt趨向無(wú)窮大時(shí)導(dǎo)致的門(mén)極電壓變化作為綜合評(píng)價(jià)指標(biāo)，即ΔVgs=ΔVds*CGD/(CGD+CGS), ΔVgs越小，意味著門(mén)極誤開(kāi)通風(fēng)險(xiǎn)更小，抗干擾能力更強(qiáng)。以派恩杰650V SiC MOSFET P3M06040K4為例，當(dāng)ΔVds=Vbus=400V時(shí)，可以得到派恩杰的SiC MOSFET與各國(guó)際競(jìng)爭(zhēng)廠家ΔVgs性能對(duì)比。如圖4所示，可以看出派恩杰的SiC MOSFET具有極小的ΔVgs，更低的門(mén)極誤開(kāi)通風(fēng)險(xiǎn)。
圖4 SiC 器件誤開(kāi)通抗干擾能力指標(biāo)對(duì)比
來(lái)源：三代半煉金術(shù)師
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
理想開(kāi)關(guān)自身會(huì)帶來(lái)挑戰(zhàn)
