隨著衛(wèi)星通信、調(diào)頻技術(shù)等相關(guān)技術(shù)的發(fā)展，對(duì)射頻前端特別是低噪聲放大器的工作頻帶提出了更高的要求，傳統(tǒng)的窄帶低噪聲放大器越來越受到限制。低噪聲放大器位于射頻的最前端，根據(jù)通道噪聲系數(shù)的理論，低噪聲放大器的增益和噪聲系數(shù)對(duì)整個(gè)射頻通道的噪聲系數(shù)起著及其重要的作用。基于CMOS 工藝的低噪聲放大器經(jīng)過多年的發(fā)展，其噪聲系數(shù)及增益都已經(jīng)達(dá)到了很高的水平，但是其大多需要采用無源電感器件來實(shí)現(xiàn)。眾所周知，基于CMOS 工藝的電感不僅占用較大的芯片面積，而且其品質(zhì)因數(shù)性能也通常不會(huì)超過10。同時(shí)在一些大規(guī)模應(yīng)用的場(chǎng)合，在管芯的鍵合、封裝時(shí)由于鍵合線的長(zhǎng)度不可控、寄生電容不同等原因，傳統(tǒng)的片外匹配電路通常會(huì)發(fā)生較大的變化，電路性能受到較大的影響。

 

本文設(shè)計(jì)一種集成度高、匹配方便的寬帶低噪聲放大器，而基于寬帶匹配的pH 甚至fH 級(jí)的電感在現(xiàn)有的集成電路制造及鍵合水平下將是很嚴(yán)重的瓶頸問題。而且運(yùn)用較多的電感、電容也是其目前不能大規(guī)模應(yīng)用的重要原因，所以研究基于CMOS工藝的無電感型寬帶低噪聲放大器具有重 要的學(xué)術(shù)價(jià)值和應(yīng)用價(jià)值。

 

 

低噪聲放大器是無線接收系統(tǒng)中第一個(gè)模塊，影響著整個(gè)系統(tǒng)的噪聲性能和靈敏度等參數(shù)。隨著超寬帶技術(shù)的發(fā)展，寬帶低噪聲放大器設(shè)計(jì)已成為當(dāng)前設(shè)計(jì)的一個(gè)熱點(diǎn)。根據(jù)目前國(guó)內(nèi)外發(fā)表的相關(guān)文獻(xiàn)，當(dāng)前寬帶低噪聲放大器的結(jié)構(gòu)大致有帶通濾波網(wǎng)絡(luò)匹配和電阻負(fù)反饋2 種結(jié)構(gòu)。

 

帶通濾波網(wǎng)絡(luò)匹配結(jié)構(gòu)主要是基于傳統(tǒng)的源級(jí)負(fù)反饋結(jié)構(gòu)的低噪聲放大器，在輸入端口處采用帶通濾波器來實(shí)現(xiàn)寬帶乃至超寬帶匹配來實(shí)現(xiàn)輸入S 參數(shù)的匹配。在低噪聲放大器電路設(shè)計(jì)時(shí)，此結(jié)構(gòu)是窄帶低噪聲放大器設(shè)計(jì)中提供阻抗和噪聲同時(shí)匹配的經(jīng)典技術(shù)。因此，要在寬帶內(nèi)獲得良好的輸入匹配及平坦的增益，就必須在輸入端加入較高階數(shù)的LC帶通濾波器以展寬低噪聲放大器的工作頻帶。由于該匹配網(wǎng)絡(luò)為同頻帶的帶通濾波器，通常需要2 階乃至3 階的帶通濾波器，這就意味著需要在芯片內(nèi)部需要多個(gè)電感，這就會(huì)導(dǎo)致 芯片面積較大。同時(shí)，為了達(dá)到輸入匹配，該結(jié)構(gòu)引入了源級(jí)負(fù)反饋電感，電感值通常較少，封裝參數(shù)將會(huì)對(duì)源級(jí)負(fù)反饋電感造成很大的影響。該源級(jí)負(fù)反饋電感一般取值較小，在片實(shí)現(xiàn)時(shí)很難保證精度，從而影響輸入端的匹配。

 

電阻負(fù)反饋型低噪聲放大器由于其占用面積小、噪聲系數(shù)低以及良好的線性度性能等特點(diǎn)，在無電感型寬帶低噪聲放大器的設(shè)計(jì)中存在較大的優(yōu)勢(shì)。電阻負(fù)反饋型低噪聲放大器可以提供良好的寬帶匹配和平坦的增益。但是其負(fù)反饋會(huì)導(dǎo)致噪聲性能的惡化和最大可用增益的降低，電阻負(fù)反饋型低噪聲放大器原理圖如圖1 所示。

圖1 電阻負(fù)反饋型低噪聲放大器原理

 

在電阻負(fù)反饋型低噪聲放大器中，輸入阻抗由反饋電阻和反饋放大器的閉環(huán)增益的比值決定。反饋電阻Rf的值通常遠(yuǎn)大于源阻抗Rs。因此，為了匹配低的源噪聲電阻( 典型值為50 Ω) ，反饋電阻一般在幾百歐姆的量級(jí)，這一點(diǎn)也加重了噪聲指數(shù)的升高。在電阻負(fù)反饋的低噪聲放大器中，反饋電阻直接與輸出相連，需要在噪聲系數(shù)與輸入阻抗匹配直接做出一些折中，通常在反饋電阻與輸出端口之間增加緩沖電路來減少它們之間的影響，其電路原理如圖2 和圖3 所示。

圖3 改進(jìn)的負(fù)反饋型寬帶低噪聲放大器

 

M2、M3 共同組成源跟隨電路，起著隔離輸入輸出端口，減小反饋電阻與輸出電路的作用，同時(shí)該源跟隨器還起著增大輸出驅(qū)動(dòng)能力的作用，其輸出電阻為1 /gm2。合理地調(diào)節(jié)M2 的寬長(zhǎng)比及偏置電流，可以使其輸出阻抗匹配至50 Ω。

 

本文設(shè)計(jì)的低噪聲放大器的完整電路結(jié)構(gòu)如圖3所示。該電路為單端結(jié)構(gòu)，共有2 級(jí)。其中，M1、RL構(gòu)成了第1 級(jí)的放大電路; M2、M3 為源級(jí)跟隨器，為寬帶低噪聲放大器的第2 級(jí)，2級(jí)電路之間通過電容進(jìn)行耦合，Vbias為第2 級(jí)電路的偏置電壓，Rf為反饋電阻，主要起著調(diào)整輸入電阻作用，同時(shí)它和M1 也在很大程度上影響著噪聲系數(shù)，因此，在電路設(shè)計(jì)中需要對(duì)其阻值進(jìn)行折中。合理調(diào)整反饋電阻Rf及M1 管的寬長(zhǎng)比，便可實(shí)現(xiàn)良好的輸入匹配。M1 柵極的噪聲經(jīng)過主放大電路進(jìn)行放大，在M1 的漏端的噪聲電壓與器相位相反，該噪聲電壓經(jīng)過源級(jí)跟隨電路后相位與之前相同，即與M1 的柵極噪聲電壓極性相反，經(jīng)過反饋電阻后在M1 的柵極處形成噪聲抵消，合理調(diào)節(jié)共源放大電路與源級(jí)跟隨電路的增益可以使得主放大電路M1 管的溝道熱噪聲完全抵消。

圖3 改進(jìn)的負(fù)反饋型寬帶低噪聲放大器

 

 

① 在工作頻段范圍內(nèi)實(shí)現(xiàn)1 ～ 3 GHz 寬帶匹配，使其S11＜－15 dB;

 

② 帶內(nèi)增益＞14 dB;

 

③ M1 的溝道熱噪聲被反饋電路降低，在寬頻帶范圍內(nèi)實(shí)現(xiàn)噪聲系數(shù)NF＜3． 6 dB。通過分析小信號(hào)模型和噪聲系數(shù)，得到該結(jié)構(gòu)的輸入阻抗為:

式中，Qsp的值為3． 5 ～ 5． 5，在該范圍內(nèi)噪聲的影響很小，Qsp取最佳值4． 5 時(shí)，噪聲可表示為:

當(dāng)上面2 個(gè)條件同時(shí)滿足時(shí)，低噪聲放大器絕對(duì)穩(wěn)定; 如果這2 個(gè)條件不能同時(shí)滿足，低噪聲放大器會(huì)存在潛在的不穩(wěn)定和振蕩，本文所設(shè)計(jì)的寬帶低噪聲放大器的版圖如圖4 所示。

圖4 寬帶低噪聲放大器的整體版

 

在對(duì)電阻負(fù)反饋型寬帶低噪聲放大器電路分析與設(shè)計(jì)的基礎(chǔ)上，基于SMIC 0． 18 μm RFCMOS 工藝進(jìn)行設(shè)計(jì)，在Cadence Virtuoso 平臺(tái)上對(duì)電路原理圖進(jìn)行設(shè)計(jì)，并對(duì)噪聲系數(shù)、S11、S21等參數(shù)進(jìn)行了優(yōu)化設(shè)計(jì)，仿真優(yōu)化后得到的LNA 的S 參數(shù)、噪聲系數(shù)的仿真結(jié)果如圖5、圖6 和圖7 所示，電阻反饋型低噪聲放大器在工作頻帶范圍內(nèi)提供了較平坦的高增益，在1 ～ 3 GHz 的頻帶，相應(yīng)的仿真結(jié)果為: S11 ＜－15 dB，增益＞14 dB，并在在整個(gè)頻帶范圍內(nèi)的平坦度較好，增益波動(dòng)＜2． 6 dB，噪聲系數(shù)＜3． 6 dB。

圖5 寬帶匹配的S11參數(shù)

圖6 寬帶低噪聲放大器的帶內(nèi)增益

圖7 寬帶低噪聲放大器的噪聲系數(shù)

 

本文設(shè)計(jì)的寬帶低噪聲放大器與已經(jīng)發(fā)表文獻(xiàn)中的寬帶低噪聲放大器的性能比較如表1 所示，這些文獻(xiàn)均采用0． 18 μm 工藝進(jìn)行設(shè)計(jì)，具有一定的比較意義。通過表1 可以看出，本設(shè)計(jì)中各項(xiàng)參數(shù)都達(dá)到了較好的性能指標(biāo)，避免了傳統(tǒng)集成電路設(shè)計(jì)中需要采用電感的缺點(diǎn)，而電感通常在電路設(shè)計(jì)中占用非常大的面積，本文設(shè)計(jì)的寬帶低噪聲放大器省略了傳統(tǒng)低噪聲放大器設(shè)計(jì)中的電感，這將在很大程度上減少芯片的面積; 更為重要的是該芯片依靠自身的MOS 管和比例電阻實(shí)現(xiàn)了內(nèi)匹配，避免了大批量應(yīng)用時(shí)由于芯片內(nèi)部參數(shù)受工藝參數(shù)影響而造成的外圍匹配電路的更改，簡(jiǎn)化了芯片的應(yīng)用，在實(shí)際的工程應(yīng)用中具有重要的意義。