如圖所示，整個(gè)通訊由三部分組成：DSP，VME雙口RAM。

 

圖1：系統(tǒng)結(jié)構(gòu)圖
 

1.1 DSP部分 

 

這部分是整個(gè)電機(jī)控制系統(tǒng)的核心。DSP主要被用來產(chǎn)生控制電機(jī)的PWM脈沖，本項(xiàng)目使用的芯片是德州儀器的TMS320LF2407A芯片，它內(nèi)部有兩個(gè)事件管理器，可以最多生成12路脈沖信號;集成了高性能的10位ADC、SCI、SPI、CAN等模塊，真正實(shí)現(xiàn)了單芯片控制，性能穩(wěn)定，功能強(qiáng)大。

 

1.2 VME總線 

 

VME總線，Motorola公司1981年推出的32位工業(yè)開放標(biāo)準(zhǔn)總線，主要應(yīng)用于工業(yè)控制現(xiàn)場，實(shí)現(xiàn)數(shù)據(jù)的高速采集，總線上設(shè)備之間的實(shí)時(shí)通訊等。 VME總線的插板一般有兩種尺寸，一種是3U高度的帶一個(gè)總線接口J1，另一種是6U高度的帶2個(gè)總線接口J1、J2。一般每塊VME總線的插板上的接口 J1、J2都有96針，每一個(gè)接口都是3排，按A、B、C排列，每排32針，J1一般用于直接與VME總線相連，J2的中間列用于擴(kuò)展地址總線或數(shù)據(jù)總線，另外兩列可由用戶定義及I/O、磁盤驅(qū)動及其他外設(shè)等。

 

1.3 雙口RAM 

 

雙口RAM具有兩套完全獨(dú)立的數(shù)據(jù)線、地址線、讀/寫控制線，允許兩個(gè)CPU對雙端口存儲器的同一單元進(jìn)行同時(shí)存取;具有兩套完全獨(dú)立的中斷邏輯來實(shí)現(xiàn)兩個(gè)CPU之間的握手控制信號;具有兩套獨(dú)立的“忙”邏輯，保證兩個(gè)CPU同時(shí)對同一單元進(jìn)行讀/寫操作的正確性;兼容性強(qiáng)，讀/寫時(shí)序與普通單端口存儲器完全一樣，存取速度完全滿足各種CPU的要求。這些特點(diǎn)使得雙口RAM能夠勝任一些要求高速度，實(shí)時(shí)通訊的場合。 雙口RAM有兩套相互獨(dú)立的存儲電路，兩者通過控制仲裁電路相互連接。以IDT7024為例，該芯片是4K*16的靜態(tài)存儲器，典型功耗750mW，最大存取時(shí)間有15/17/20/25/35/55ns，可采用中斷、忙邏輯、旗語三種方式來協(xié)調(diào)信息交換的雙方。 

 

 

2.1 DSP部分 

使用TMS320LF2407A芯片，為了和雙口RAM 連接，應(yīng)將DSP的16位數(shù)據(jù)線和12位地址線引出,另外還有控制信號線：DS、R/W。

 

2.2 VME總線 

這里使用VMIC公司的標(biāo)準(zhǔn)6U機(jī)箱，含J1，J2兩個(gè)總線接口，只使用J1進(jìn)行通訊。

 

2.3 雙口RAM 

雙口RAM有兩套相互獨(dú)立的地址和數(shù)據(jù)線，將它們分別和DSP、VME總線的地址和數(shù)據(jù)線相連，并把J1和DSP的控制信號線連到GAL上面，對雙口 RAM進(jìn)行邏輯控制，如下圖所示： 3 通訊流程 這里我們把VME作為主設(shè)備，DSP作為從設(shè)備，DSP的讀寫操作都受到VME的控制。需要注意的是，對同一個(gè)地址不能同時(shí)寫或者一邊寫一邊讀，防止產(chǎn)生寫入和讀取錯(cuò)誤的數(shù)據(jù)，以下分別是讀寫通訊的流程圖：

 

圖2：流程圖
 

如果VME向雙口RAM中“寫入”數(shù)據(jù)，首先需要判斷寫入數(shù)據(jù)的區(qū)域有沒有正在被DSP端“讀”或者“寫”，可以通過“旗語標(biāo)志位”進(jìn)行判斷，判斷DSP 并沒有對該區(qū)域進(jìn)行操作的時(shí)候，VME獲得該區(qū)域的控制權(quán)，并置“旗語標(biāo)志位”。寫完數(shù)據(jù)，VME向DSP端的中斷標(biāo)志位寫入數(shù)據(jù)，這樣，雙口RAM便會產(chǎn)生DSP中斷信號，提示DSP讀取數(shù)據(jù)。

 

圖3：電路圖
 

如果VME從雙口RAM中“讀”數(shù)據(jù)，首先需要判斷讀數(shù)據(jù)的區(qū)域有沒有正在被DSP端“寫”，可以通過“旗語標(biāo)志位”進(jìn)行判斷，判斷DSP并沒有對該區(qū)域進(jìn)行操作的時(shí)候，VME就可以從該區(qū)域讀取數(shù)據(jù)。