中心議題：

• 采樣方式的分析與選擇
• 滯環(huán)控制原理分析
• 滯環(huán)恒流LED電流采樣電路設(shè)計(jì)
• 滯環(huán)恒流LED電流采樣電路仿真結(jié)果分析

針對(duì)滯環(huán)恒流大功率LED驅(qū)動(dòng)芯片，本文提出一款高性能電流采樣電路。該電路采用高壓工藝，可承受最高達(dá)40 V的輸入電壓。通過(guò)分析滯環(huán)控制的特點(diǎn)，采用串聯(lián)電阻采樣技術(shù)，結(jié)合匹配電流源結(jié)構(gòu)，在保證響應(yīng)速度和采樣精度的同時(shí)，降低了電路的復(fù)雜度。電路中加入輸入電壓補(bǔ)償電路，進(jìn)一步提高了恒流控制的精度。在Cadence下的仿真結(jié)果表明，電路可在800 kHz的頻率下正常工作，采樣精度達(dá)99.78%;當(dāng)電壓從15V變化至35V時(shí)平均負(fù)載電流誤差為0.81%;輸出電壓范圍為0~5V.

當(dāng)今照明領(lǐng)域，LED憑借其壽命長(zhǎng)、功耗低、無(wú)污染等優(yōu)點(diǎn)成為未來(lái)發(fā)展趨勢(shì)。然而，要針對(duì)不同的應(yīng)用場(chǎng)合，分別設(shè)計(jì)一個(gè)獨(dú)特的芯片，目前情況是不可行的。因此，能夠使電源與負(fù)載相互獨(dú)立的電源管理芯片被廣泛應(yīng)用。在這些芯片中，無(wú)論是電壓還是電流控制模式，都會(huì)通過(guò)檢測(cè)電感電流進(jìn)行過(guò)流保護(hù)。在電流模式中，采樣電流還被用作環(huán)路控制。

本文提出的電流采樣技術(shù)用于一種滯環(huán)恒流控制大功率LED驅(qū)動(dòng)電路中，除具有環(huán)路控制與過(guò)流保護(hù)的功能外，還具有電壓補(bǔ)償?shù)墓δ芗敖Y(jié)構(gòu)簡(jiǎn)單的特點(diǎn)。

1 采樣方式的分析與選擇

1.1 現(xiàn)有采樣技術(shù)
表1中列出了現(xiàn)有的幾種電流檢測(cè)技術(shù)并列舉了其優(yōu)缺點(diǎn)。

表1 現(xiàn)有采樣技術(shù)及其特點(diǎn)

1.2 滯環(huán)控制原理分析
圖1是滯環(huán)控制電路框圖。LED驅(qū)動(dòng)電流的變化反映在Rsense兩端的壓差變化上。滯環(huán)電流控制模塊內(nèi)設(shè)兩個(gè)電流閾值Imax和Imin,當(dāng)電路接上電源時(shí)，功率管打開，電源通過(guò)Rsense、負(fù)載LED向電感L充電，驅(qū)動(dòng)電流上升。當(dāng)電流>Imax時(shí)，控制電路輸出低電平關(guān)閉功率開關(guān)管。此時(shí)電感通過(guò)負(fù)載LED、Rsense和肖特基二極管放電，電流下降。當(dāng)驅(qū)動(dòng)電流<Imin時(shí)，控制電路輸出高電平打開功率開關(guān)管，重復(fù)上一個(gè)周期的動(dòng)作。通過(guò)這種方式控制電路將驅(qū)動(dòng)電流限制在Imax與Imin之間周期性變化，使流過(guò)LED的平均驅(qū)動(dòng)電流值恒定。

圖1 滯環(huán)控制電路框圖

可以看到，滯環(huán)控制電路使用的是串聯(lián)電阻采樣技術(shù)。從表1可知，串聯(lián)電阻技術(shù)的功耗很大，同樣具有高精度且無(wú)損耗的Sensfet似乎更勝一籌。不過(guò)，Sensfet技術(shù)只能檢測(cè)功率管打開時(shí)的電流變化情況，而無(wú)法檢測(cè)功率管關(guān)斷期間的電流變化。因此無(wú)法在需要始終對(duì)電流進(jìn)行采樣檢測(cè)的滯環(huán)控制電路中使用。同時(shí)，由于輸入電壓較高，串聯(lián)電阻所消耗的功率在整個(gè)電路功率中所占比例也降低了。
[page]
2 電路設(shè)計(jì)

圖2是電路采樣電路結(jié)構(gòu)圖。Rsense為采樣電阻，R1=R2=R;Mp1、Mp2、Mn1、Mn2組成的電壓鏡和Mp9反饋管組成匹配電流源作為電流檢測(cè)電路。其中Mp1與Mp2相互匹配并被偏置在飽和區(qū)，Mn1與Mn2是兩個(gè)相同且非常小的電流源，以保證流過(guò)Mp1與Mp2的電流相等從而使其具有相等的VSG。

圖2 電路采樣電路結(jié)構(gòu)圖

由于Vin>Vcsn導(dǎo)致I1與I2不相等。采樣電流Is即為這部分"多余"電流，大小為

式（1）中，實(shí)際流過(guò)Rsense的電流為IL+I2.因?yàn)镮2的大小低于電感電流的10-4倍，其影響可以忽略不計(jì)。
[page]
在實(shí)際電路中，VA對(duì)VB的匹配度直接影響采樣精度。圖3為簡(jiǎn)化的小信號(hào)模型。圖4為實(shí)際電路圖。Vin與Vcsn為精確采樣電阻Rcsn兩端電壓，輸入范圍8~40 V;Vcc為芯片內(nèi)部5 V穩(wěn)定電源。

圖3 簡(jiǎn)化的小信號(hào)模型

圖4 采樣電路的實(shí)際電路圖

應(yīng)用KCL定理，得到

其中，ro4、ro3為 VB''''、VA''''處的等效輸出電阻。設(shè) gm1ro3=gm2ro4=AV,且 Mp5為電流鏡，增益約為1,綜合式（3）到式（5）：

δ是一個(gè)分子為的微小值。由式（6）可以看出，當(dāng)gm1ro2或gm2越大，VA與VB的匹配度越高，電流采樣越精確。值得注意的是，式中出現(xiàn)gm1ro3的平方項(xiàng)，這意味著可以用較小的增益達(dá)到高精度。但是，耐壓5 V的低壓管無(wú)法在高輸入電壓下正常工作，電路中必須使用大量耐壓40 V的高壓管。然而高壓管的增益與等效輸出電阻很低，無(wú)法滿足電流采樣電路的精度要求。
[page]
為使低壓管能在高壓輸入中也正常工作，電壓鏡采用了高低壓器件混用的共源共柵結(jié)構(gòu)。Mp1、Mp2、Mn1和Mn2為低壓管；Mp3、Mp4、Mn3和Mn4為高壓管。一方面，高壓管作為共源共柵器件增大了輸出電阻；另一方面，它承受了大部分壓降，以保護(hù)低壓管不被擊穿。不過(guò)，共源共柵結(jié)構(gòu)帶來(lái)另一個(gè)問題。串聯(lián)電阻R2令Mp2和Mp4之間的次極點(diǎn)更靠近原點(diǎn)，使系統(tǒng)變得不穩(wěn)定。為消除該極點(diǎn)帶來(lái)的影響，在共源共柵結(jié)構(gòu)的輸出端加入補(bǔ)償電阻R5和電容C,引入一個(gè)零點(diǎn)并使主極點(diǎn)更低。


高壓管Mp5~Mp10為匹配電流源的輸出級(jí)，主要起隔離緩沖的作用，電流鏡結(jié)構(gòu)避免了增加新的極點(diǎn)。分流結(jié)構(gòu)Mp7、Mp8將Mp5始終偏置在飽和區(qū)，從而允許流過(guò)Mp9與Mp10的電流最低降至0 A,使電路在空載時(shí)可以輸出地電壓，為芯片的進(jìn)一步設(shè)計(jì)提供了方便。

P1~P12為保護(hù)管，防止低壓管因漏源或柵源電壓過(guò)高而被擊穿。

高壓管Mp11、Mp12、Mn7與R4構(gòu)成了電壓補(bǔ)償電路。在前述的工作原理中，電路通過(guò)將電流限制在閾值Imax和Imin間周期變化達(dá)到恒流控制的目的。其中電源向電感的充、放電過(guò)程中，充電速率與輸入電壓成正比，放電速率和芯片的延遲則與輸入電壓無(wú)關(guān)。這一差異導(dǎo)致了在輸入電壓變化時(shí)，電流會(huì)因在固定的延遲時(shí)間中具有不同的上升斜率和相同的下降斜率，使實(shí)際電流峰值I''''max升高，影響平均電流值。該補(bǔ)償電路通過(guò)將與輸入電壓成正比的電壓Vb2轉(zhuǎn)換為與輸入電壓成正比的電流Ic,使流過(guò)R3的采樣電流Isense對(duì)輸入電壓具有正相關(guān)性，從而在輸入電壓升高時(shí)令電流閾值Imax、Imin降低，抵消因電流上升斜率提高對(duì)平均電流帶來(lái)的影響。

3 仿真結(jié)果

為驗(yàn)證文中提出的電流采樣電路的功能，結(jié)合滯環(huán)控制電路及外部負(fù)載在Cadence中進(jìn)行了仿真。圖5為輸入電壓20 V時(shí)采樣電流、電壓與負(fù)載電流的關(guān)系。由圖可見，采樣電流與采樣電壓隨負(fù)載電流同相周期性變化，周期約為1.2μs.

圖5 采樣電流、電壓與負(fù)載電流的關(guān)系

經(jīng)過(guò)測(cè)試，當(dāng)負(fù)載電流從0.4 A變化至1 A時(shí)，電路采樣精度最低為99.78%,理想的工作電流為0.6~0.8 A,精度高達(dá)99.96%.

表2為不同輸入電壓下負(fù)載電流的峰-峰值。由表中數(shù)據(jù)計(jì)算，在輸入電壓由15V變化至35V的過(guò)程中，負(fù)載電流的最大誤差僅為0.81%.

表2 輸入電壓與平均負(fù)載電流

[page]
圖6為外接電流源在0~1.2 A之間跳變時(shí)采樣電路輸出電壓的波形。圖中輸出電壓范圍為0~5 V,為整顆芯片設(shè)計(jì)過(guò)流保護(hù)、開路保護(hù)等其他電路提供了方便。

圖6 輸出電壓與負(fù)載電流波形圖

4 結(jié)束語(yǔ)

本文設(shè)計(jì)了一款適用于滯環(huán)控制結(jié)構(gòu)的電流采樣電路。使用匹配電流源技術(shù)以很少的器件數(shù)量和簡(jiǎn)單的結(jié)構(gòu)，實(shí)現(xiàn)了耐高壓高精度的目的。端到端的輸出電壓范圍，則使整顆芯片中其他電路的簡(jiǎn)化成為可能。電路中使用的電壓補(bǔ)償技術(shù)，使負(fù)載電流與輸人電壓的相關(guān)性大大降低。