相信看過(guò) TI 官網(wǎng)資料的朋友一定對(duì)這個(gè) DCAP 控制器框圖很熟悉。它和我們之前搭建的 COT 控制器的模型基本一致，包含了恒定時(shí)間定時(shí)器(On-time Timer)、最小關(guān)斷時(shí)間定時(shí)器(Minimum Off-time Timer)、電流過(guò)零檢測(cè)(Zero-crossingDetection)、以及上下管的驅(qū)動(dòng)。

 

輸出電壓通過(guò)簡(jiǎn)單的分壓網(wǎng)絡(luò)做采樣得到含有 ESR 紋波的反饋信號(hào)，反饋信號(hào) vfb 和參考電壓 vref 比較，當(dāng) vfb 低于 vref 時(shí)，比較器輸出拉高。此時(shí)，最小關(guān)斷定時(shí)器也需要準(zhǔn)備好，在上一個(gè)開(kāi)關(guān)周期中關(guān)斷階段，當(dāng) PWM latch Q 拉低時(shí)，最小關(guān)斷定時(shí)器才開(kāi)始以恒定電流 Ioff 給 Coff 充電,當(dāng) Coff 電壓大于設(shè)定好的參考電壓時(shí)，最小關(guān)斷定時(shí)器的比較器輸出一定會(huì)拉高。接著往右看，這里多了一個(gè)或門(mén)，PWM latch Q 是拉低的，最小關(guān)斷定時(shí)器的輸出是拉高的，因此或門(mén)的輸出在上一個(gè)周期的關(guān)斷階段一定是高電平。這個(gè)高電平輸入到與門(mén)，它會(huì)一直等待 vfb 低于 vref，Loop 比較器拉高信號(hào)的到來(lái)。等與門(mén)的兩個(gè)輸入都為高電平之后，PWM latch 的 S 拉高，使得 PWMlatch Q 拉高，從而驅(qū)動(dòng)上管的驅(qū)動(dòng)拉高。

 

只不過(guò)在這里，PWM latch Q 的高電平信號(hào)之后接入了另一個(gè)與門(mén)，它也需要等待下管關(guān)斷信號(hào)結(jié)束，防止上下管的直通，也即是圖中的 cross conduction control。同樣地，下管的驅(qū)動(dòng)信號(hào)做了一毛一樣的邏輯處理。

 

恒定導(dǎo)通定時(shí)器的控制和之前表述的 ACOT 一毛一樣，不多言。

 

值得注意的是，ZCD 過(guò)零檢測(cè)部分，與之前介紹的方式比較類(lèi)似。通過(guò)在關(guān)斷階段采樣開(kāi)關(guān)結(jié)點(diǎn)的電壓，當(dāng)電壓逐漸增大變?yōu)檎妷簳r(shí)，比較器翻轉(zhuǎn)，關(guān)斷下管的驅(qū)動(dòng)信號(hào)，從而進(jìn)入 DCM 模式。想象一下，ZC latch 的 S 端什么時(shí)候會(huì)拉高呢？S 端接入了一個(gè)非門(mén)，在非門(mén)之前的信號(hào)就是最小關(guān)斷定時(shí)器的輸出和 PWM latch Q 輸出的或信號(hào)。所以，只有一種，PWM latch Q 和最小關(guān)斷定時(shí)器的比較器輸出，兩者都拉低。

 

實(shí)際上，PWM latch Q 控制著最小關(guān)斷定時(shí)器 Coff 電容電壓。Q 拉高，Coff 電壓被放電至零，最小關(guān)斷定時(shí)器的比較器輸出一定是低；Q 拉低，Coff 電壓被充電，未充到設(shè)定的參考電壓時(shí)，最小關(guān)斷定時(shí)器的比較器輸出是低，充到設(shè)定的參考電壓時(shí)，最小關(guān)斷定時(shí)器的比較器輸出為高。所以，只有在最小關(guān)斷定時(shí)器充電階段，才滿(mǎn)足上述兩者均拉低的要求。因此可以判定，ZC latch S 由 Q 拉低觸發(fā)，這么做當(dāng)然是為了 SW 降低到二極管鉗位電壓之后才開(kāi)始采樣。筆者比較擔(dān)心的是，從 Q 信號(hào)到 SW 真正拉低至下管的體二極管鉗位電壓時(shí)，仍然有比較大的時(shí)間延遲。就有可能出現(xiàn)，Q 拉低觸發(fā) ZCD 檢測(cè)開(kāi)始，而 SW 還處在從 Vin 下降的階段，從而引起 ZCD 信號(hào)誤動(dòng)作。

 

 

圖 43 part9 中的 ZCD 邏輯（為了方便表述，再貼一次）

 

細(xì)心的讀者會(huì)發(fā)現(xiàn)，（如果跑過(guò)我分享的仿真模型）在上一篇的文章圖中，ZCD latch S 的觸發(fā)信號(hào)，使用了一個(gè)比較投機(jī)取巧的方法。上下管驅(qū)動(dòng)一定是需要死區(qū)時(shí)間的。將下管的 PWM 信號(hào)在 delay 一定的時(shí)間獲得 ZCDTrigger 信號(hào)，將兩者異或，就可以獲得一個(gè)從下管 PWM 開(kāi)始的脈沖信號(hào)。

 

這樣做的好處是，下管 PWM 開(kāi)始時(shí)刻，足夠保證 SW 電壓已經(jīng)降低到負(fù)的二極管鉗位電壓。

 

再回頭來(lái)看 DCAP 框圖，ZCD latch Q 拉高，將 SW 接入 過(guò)零比較器 Zero-crossing Comparator 與 GND 比較。當(dāng) SW 電壓大于 GND 時(shí)，說(shuō)明電感電流已經(jīng)過(guò)零了，此時(shí)需要關(guān)斷下管的 PWM 信號(hào)。而下管的 PWM 信號(hào)與 ZCD latchQ 信號(hào)是相與關(guān)系，因此只要拉低 ZCD latch Q 即可，也即置位 ZCD latch R 端。

 

當(dāng)電感電流過(guò)零時(shí)，過(guò)零比較器的輸出與 PWM latch Q 信號(hào)相或，此時(shí) PWM latch Q 信號(hào)一定是低電平，則它倆的或門(mén)輸出為高電平，或門(mén)之后接了一個(gè)與門(mén)。與門(mén)的另一端是最小關(guān)斷定時(shí)器的比較器輸出與 PWM latch Q 相或后的信號(hào)，根據(jù)之前的分析，只有 Coff 電容充電階段，最小關(guān)斷定時(shí)器的比較器輸出與 PWM latch Q 相或后的信號(hào)才為低電平，其他時(shí)刻均為高電平。所以，與門(mén)的輸出信號(hào)，在 Coff 電容充電結(jié)束以及過(guò)零比較器輸出拉高時(shí)，一定為高電平，從而置位 ZCD latchR 端，順利地關(guān)閉下管的 PWM 信號(hào)。

 

 

圖 44 simplisDCAP 仿真

 

在 Simplis 仿真方面，基本控制框圖類(lèi)似，ZCD 檢測(cè)基本和 DCAP 控制框圖保持一致，增加了 PWM 驅(qū)動(dòng)死區(qū)時(shí)間。