三星的手表體積太大，功能有限；谷歌的眼鏡雖然創(chuàng)意很好，但它有50g（1兩）重，因此它們都沒有大賣。谷歌的光學方案是Kindle提供的，雖然他們的方案非常棒，但是它的封裝卻太大……

 

可穿戴設(shè)備包括眼鏡、腕帶、手表、鞋和衣服等，手機帶在身上，其實也可以算作一種可穿戴設(shè)備。日前，在深圳國際電子展ELEXCON 2016暨深圳國際嵌入式系統(tǒng)展EMBEDDED EXPO 2016手機制造分論壇上，深圳凱意科技CEO萬濱在介紹“手機3D可折疊封裝”時表示，可穿戴設(shè)備的共性是體積小、功能多。手機將來會成為一個綜合信息終端——它需要植入很多傳感器技術(shù)，比如PM2.5、氣體、心率、血壓傳感器等等。然而現(xiàn)在很多的傳感器還無法做到小型化。另外，靈敏度/準確度也是技術(shù)應(yīng)用的關(guān)鍵因素。作為消費品，這類設(shè)備還必須要做到便宜。

 

舉例來說，三星的手表體積太大，功能有限；谷歌的眼鏡雖然創(chuàng)意很好，但它有50g（1兩）重，因此它們都沒有大賣。谷歌的光學方案是Kindle提供的，雖然他們的方案非常棒，但是它的封裝卻太大。

 

 

蘋果第一代手表S1上用的系統(tǒng)級封裝（SiP），是日月光提供的方案，這個封裝尺寸為26mm x 28mm，里面集成了大概30多個器件，包括8GB內(nèi)存和MCU等等。但是這款手表還是未能成功——功能不夠；MCU速度慢；過18個小時就要充電（這比手機需要頻繁充電還讓人難受。手機充電頻率最少要做到一個星期，才容易被消費者接受）。

 

 

因此，可穿戴設(shè)備需要變小、變輕、變得舒適。

 

“從芯片發(fā)展狀況看，現(xiàn)在量產(chǎn)的工藝是14nm；TSMC的10nm工藝在2017年將會量產(chǎn)，并且該公司同時在開發(fā)7nm工藝。TSMC 7nm估計會在2018年量產(chǎn)，因為其10nm現(xiàn)已拿到高通訂單。我相信蘋果的下一代處理器也會是10nm。”萬總表示

 

再往下走，機器能達到的極限是7nm。TSMC在這方面明顯領(lǐng)先，三星較之晚了半年到一年，7nm可能晚得更多。英特爾10nm的量產(chǎn)計劃是2020年。再往下走，半導體的晶格在3到5nm，不可能再小，再小就打破了晶格。這意味著摩爾定律的失效。因此，大家都在想怎么樣實現(xiàn)突破。這就出現(xiàn)了3D封裝——在空間上發(fā)展；在功能上發(fā)展，則比如把存儲器、MCU和別的功能集成起來，變成一顆芯片，把它們模組化，這就是SiP技術(shù)。

 

但是SiP有很多的表現(xiàn)形式，比如基于晶圓級的，基于不同的基材的，還有將來的TSV通孔技術(shù)，即晶圓直接垂直穿孔的技術(shù)。在將來iPhone 7、8當中，就會有一顆TSV器件（看不到PCB了）。

 

 

但是對于可穿戴設(shè)備來說，像TSV方案和基于晶圓直接組裝的SiP方案，整個產(chǎn)業(yè)化量產(chǎn)的難度還是很大。另外，它的成本現(xiàn)在暫時還下不來。“因此，在2012年到2013年，我們開展了一個新的設(shè)計方法，先把模組的基材由硬基材變成軟基材，然后在這個軟基材上直接貼上晶圓。軟基材相對硬基材可折疊，然后把軟基材折疊起來（S型或U型折疊），這樣就變成了一個小小的模組，然后再把這個小小的模組封膠起來，就變成一個器件。然后再用這個模組來做手表方案。”萬總透露。

 

 

要實現(xiàn)這個方案，首先是要實現(xiàn)這樣的基材?，F(xiàn)在基材能達到的水平是，基材最終是要封膠的，不會受到外力影響，所以中間很多的加強層和結(jié)構(gòu)層我們可以去除掉。“這樣基材就可以做得很薄，當時是0.18mm，現(xiàn)在經(jīng)過實驗，我們完全有能力雙面基材達到0.1mm的水平，而且最高可以做到6到8層。”萬總說?；淖儽。男阅芤材艿玫礁纳?mdash;—基材彎折會有回彈，在多次回彈之后，基材在多次受熱封膠后很容易斷裂；將基材變薄后它回彈的應(yīng)力就會很小，這就提高了可靠性。

 

裝配的難點在于，一是基材要平整——它是軟的基材；二是采用什么樣的晶圓封裝技術(shù)；三是整個器件的熱設(shè)計；四是要考慮可折疊性。然后在工具/設(shè)備方面，它的精度要提高；它需要很大產(chǎn)能——成本才能做低；它的可操作性要好。

 

“我們在2013年決定采用銅柱技術(shù)。在裸晶圓上長出凸點的時候，如果是錫球，它的凸點間距沒辦法做到太小——做到120μm以內(nèi)就比較困難了。這樣會導致整個芯片的功能/計算速度不夠。因此，我們后來改成了銅柱工藝，即先在晶圓上長銅柱，在銅柱上再做銅帽，這樣凸點間距就可以去到40、30μm，理論上可以去到20μm。實際上，我們用的是80μm，并將多個單元封裝在一個軟板上。”萬總表示，“我們當時覺得銅柱工藝是一個比較好的選擇，現(xiàn)在這也被整個產(chǎn)業(yè)證實了——70-80%高精密度的用在SiP方面的裸晶圓貼裝，現(xiàn)在基本上都是這個方向。”

 

 

另外，銅柱技術(shù)采用的貼裝技術(shù)也和以前的不同——它是直接進行晶圓貼裝。晶圓在減薄到120μm時，貼裝很容易破碎，經(jīng)過測試，壓力在0.5N時可以實現(xiàn)快速貼裝。

 

下圖是凱意公司最后實現(xiàn)的可穿戴設(shè)備產(chǎn)品方案。經(jīng)過折疊后，芯片封裝尺寸減小到6mm x 4mm x 2.6mm，其中包括了MCU、藍牙、觸控、手勢控制、加速度計和陀螺儀以及時鐘、心率等。

 

 

在未來的可穿戴設(shè)備里，這種芯片方案具有以下優(yōu)點。一是成本低。雖然機器變貴、無塵車間級別變高，但是它使用裸晶圓來貼裝，省去了封裝的成本（封裝成本占整個晶圓的30%），而且出貨時間更快。二是體積小。三是功能多——蘋果手表上采用的是硬板，不可能有可折疊軟板這么多的功能。四是更可靠，因為最后要封膠，萬總總結(jié)說。

推薦閱讀：