你的位置:首頁 > 測試測量 > 正文

可簡化FPGA應(yīng)用設(shè)計的高速模數(shù)轉(zhuǎn)換器

發(fā)布時間:2012-10-23 責任編輯:abbywang

【導(dǎo)讀】ADI推出高速模數(shù)轉(zhuǎn)換器簡化FPGA應(yīng)用設(shè)計,新型雙通道14位250 MSPS ADC AD9250通過JESD204B兼容輸出與高速FPGA無縫連接,并支持精密多通道轉(zhuǎn)換器同步,其簡化的接口為軟件定義無線電和醫(yī)療超聲領(lǐng)域的下一代FPGA應(yīng)用掃清了設(shè)計障礙。


通信基礎(chǔ)設(shè)施、成像設(shè)備、工業(yè)儀器儀表、防務(wù)電子和其它多通道、需要大量數(shù)據(jù)的系統(tǒng)要求數(shù)據(jù)轉(zhuǎn)換級提供越來越寬的分辨率和越來越高的采樣率。并行接口的物理布局限制和串行LVDS(低壓差分信號)方法的比特率限制目前給設(shè)計人員帶來了技術(shù)障礙。

為解決這一需求,Analog Devices, Inc.,全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商和數(shù)據(jù)轉(zhuǎn)換技術(shù)領(lǐng)導(dǎo)者,最近推出采用JEDEC JESD204B串行輸出數(shù)據(jù)接口標準的雙通道14位250 MSPS模數(shù)轉(zhuǎn)換器AD9250。AD9250 ADC是市場上首款完全達到JESD204B Subclass 1確定性延遲要求的250 MSPS ADC,此功能通過一個串行接口支持多個數(shù)據(jù)轉(zhuǎn)換通道精密同步。

ADI推出高速模數(shù)轉(zhuǎn)換器簡化FPGA應(yīng)用設(shè)計
圖題:ADI推出高速模數(shù)轉(zhuǎn)換器簡化FPGA應(yīng)用設(shè)計 

AD9250 ADC的串行接口方案通過單通道或雙通道鏈路提供高達5 Gbps的采樣率。使用兩個串行通道可支持250 MSPS全速雙通道模數(shù)轉(zhuǎn)換數(shù)據(jù)速率,單個通道則用于支持較低的采樣率。

Xilinx Inc.等高性能FPGA供應(yīng)商,已在其最新一代產(chǎn)品中片內(nèi)集成JESD204B SerDes(串行化器/解串器)端口。針對模擬信號鏈的這種端到端無縫連接方案可簡化PCB布局,加快原型開發(fā),使產(chǎn)品更快上市。

Xilinx無線業(yè)務(wù)部高級總監(jiān)Sunil Kar表示:“Xilinx全力支持JEDEC JESD204B標準,并且正在努力加快采用數(shù)據(jù)轉(zhuǎn)換器串行化互連技術(shù),目前所做的就是提供高質(zhì)量、靈活、可擴展、可編程的IP來與AD9250等高速數(shù)據(jù)轉(zhuǎn)換器接口。Xilinx目前提供的JEDEC JESD204B IP支持Subclass 0、1、2功能,線路速率最高可達10.3 GBPS,通道寬度范圍為1倍到8倍。這些技術(shù)進步有利于促進系統(tǒng)模塊化,降低成本和復(fù)雜度,增強新一代無線和有線網(wǎng)絡(luò)的功能與容量。”

ADI公司高速模數(shù)轉(zhuǎn)換器部產(chǎn)品線總監(jiān)Kevin Kattmann表示:“ADI公司的這款旗艦產(chǎn)品為FPGA系統(tǒng)中的模擬信號鏈設(shè)計提供了一種新的高度集成方法。雙通道14位ADC AD9250具備無與倫比的寬帶信號處理性能,其簡化的接口為軟件定義無線電和醫(yī)療超聲領(lǐng)域的下一代FPGA應(yīng)用掃清了設(shè)計障礙。對于許多系統(tǒng)設(shè)計師來說,實現(xiàn)高性能模擬信號鏈所面對的I/O挑戰(zhàn)現(xiàn)在有了一個精巧的解決方案。”

AD9250轉(zhuǎn)換器的JESD204B串行接口將每個IC所需高速差分輸出數(shù)據(jù)路徑的數(shù)目從多達28個減至2個。每個上電周期以及經(jīng)過鏈路重新同步事件后,其Subclass 1確定性延遲功能都是可重復(fù)的。此功能在以下應(yīng)用中很重要:分集無線電系統(tǒng)和儀器儀表、TD-SCDMA / WCDMA / LTE(尤其是2R2T >8R8T演進)等多模式數(shù)字接收機應(yīng)用、雷達/防務(wù)電子、醫(yī)療成像系統(tǒng)、電纜基礎(chǔ)設(shè)施以及通用軟件無線電。

[page]
雙通道14位250 MSPS ADC AD9250主要特性和性能

具有Subclass 1確定性延遲的JESD204B編碼串行數(shù)字輸出
信噪比(SNR):70.6 dBFS(185 MHz輸入,250 MSPS)
無雜散動態(tài)范圍(SFDR):88 dBc(185 MHz輸入,250 MSPS)
中頻采樣頻率最高達400 MHz
95 dB通道隔離/串擾
低功耗和小封裝尺寸

評估套件

AD9250-250EBZ (250 MSPS)、AD9250-170EBZ (170 MSPS)和AD6673-250EBZ DUT板,與輔助高速數(shù)據(jù)采集卡HSC-ADC-EVALDZ,構(gòu)成AD9250的完整評估系統(tǒng),它針對信號性能進行了優(yōu)化。采集到的數(shù)據(jù)可以利用筆記本電腦和ADI免費軟件VisualAnalog™進行分析。為了與FPGA開發(fā)平臺兼容,DUT板可以使用CVT-ADC-FMC-INTPZB FMC內(nèi)插器連接器。

供貨、報價與配套產(chǎn)品

雙通道14位250 MSPS ADC AD9250適合與ADI公司其它器件一起工作,包括用于基帶差分模擬輸入配置的驅(qū)動器AD8138、ADA4937和ADA4938-2,時鐘分配IC AD9516-3,以及低抖動時鐘緩沖器ADCLK905。同時提供170 MSPS引腳兼容版本(AD9250-170)和11位250 MSPS引腳兼容版本AD6673。
 
產(chǎn)品介紹

要采購轉(zhuǎn)換器么,點這里了解一下價格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉