你的位置:首頁 > 電路保護(hù) > 正文

這幾個(gè)最為常見的放大器電路設(shè)計(jì)問題,你掉過坑嗎?

發(fā)布時(shí)間:2024-07-01 來源:亞德諾半導(dǎo)體 責(zé)任編輯:lina

【導(dǎo)讀】與分立半導(dǎo)體組件相比,使用運(yùn)算放大器和儀表放大器能 給設(shè)計(jì)師帶來顯著優(yōu)勢。雖然有關(guān)電路應(yīng)用的著述頗豐, 但由于設(shè)計(jì)電路時(shí)往往匆忙行事,因而忽視了一些基本問題,結(jié)果使電路功能與預(yù)期不符。在此,咱們論述幾個(gè)最為常見的設(shè)計(jì)問題并提出實(shí)用的解決方案~


與分立半導(dǎo)體組件相比,使用運(yùn)算放大器和儀表放大器能 給設(shè)計(jì)師帶來顯著優(yōu)勢。雖然有關(guān)電路應(yīng)用的著述頗豐, 但由于設(shè)計(jì)電路時(shí)往往匆忙行事,因而忽視了一些基本問題,結(jié)果使電路功能與預(yù)期不符。在此,咱們論述幾個(gè)最為常見的設(shè)計(jì)問題并提出實(shí)用的解決方案~


1. 缺少直流偏置電流回路


最常見的應(yīng)用問題之一是在交流耦合運(yùn)算放大器或儀表放 大器電路應(yīng)用中,沒有為偏置電流提供直流回路。圖1 中,一個(gè)電容串接在一個(gè)運(yùn)算放大器的同相(+)輸入端。這 種交流耦合是隔離輸入電壓(VIN)中的直流電壓的一種簡單 方法。這種方法在高增益應(yīng)用中尤為有用,在增益較高 時(shí),即使是放大器輸入端的一個(gè)較小直流電壓,也會(huì)影響 運(yùn)放的動(dòng)態(tài)范圍,甚至可能導(dǎo)致輸出飽和。然而,容性耦 合進(jìn)高阻抗輸入端而不為正輸入端中的電流提供直流路徑 的做法會(huì)帶來一些問題。


這幾個(gè)最為常見的放大器電路設(shè)計(jì)問題,你掉過坑嗎?

錯(cuò)誤的交流耦合運(yùn)算放大器電路


2. 為儀表放大器、運(yùn)算放大器和ADC提供基準(zhǔn)電壓


放大器基準(zhǔn)電壓源提供零差 分輸入時(shí)的偏置電壓,而ADC基準(zhǔn)電壓源則提供比例因 子。通常在儀表放大器輸出端與ADC輸入端之間使用一個(gè) 簡單的RC低通抗混疊濾波器來降低帶外噪聲。設(shè)計(jì)師一般 傾向于采取簡單的辦法,比如利用電阻分壓,來為儀表放 大器和ADC提供基準(zhǔn)電壓。在某些儀表放大器應(yīng)用中,這 種方法有可能導(dǎo)致誤差。


這幾個(gè)最為常見的放大器電路設(shè)計(jì)問題,你掉過坑嗎?

典型單電源電路中儀表放大器驅(qū)動(dòng)ADC


3. 正確提供儀表放大器基準(zhǔn)電壓


通常認(rèn)為儀表放大器基準(zhǔn)輸入端是高阻抗,因?yàn)樗且粋€(gè) 輸入端口。因此,設(shè)計(jì)師可能將高阻抗源,比如電阻分壓 器連接至儀表放大器的基準(zhǔn)電壓引腳。對(duì)于某些類型的儀 表放大器,這可能導(dǎo)致嚴(yán)重錯(cuò)誤。


這幾個(gè)最為常見的放大器電路設(shè)計(jì)問題,你掉過坑嗎?

不恰當(dāng)?shù)氖褂煤唵畏謮浩鱽碇苯域?qū)動(dòng)三運(yùn)放結(jié)構(gòu)儀表放大器的基準(zhǔn)引腳


4. 在利用電阻分壓供電電源給運(yùn)放提供基準(zhǔn)的情況 下保持PSR


一個(gè)經(jīng)常被忽視的問題是,電源電壓VS的噪聲、跳變、或 漂移會(huì)反饋到基準(zhǔn)輸入端進(jìn)而直接疊加到輸出上,僅受分 壓比影響而衰減。實(shí)際的解決方案包括采用旁路和濾波 器,甚至用高精度的基準(zhǔn)IC,比如ADR121,來產(chǎn)生基準(zhǔn) 電壓,而不是對(duì)VS進(jìn)行分壓。在設(shè)計(jì)同時(shí)采用儀表放大器和運(yùn)算放大器的電路時(shí),這種考慮非常重要。


5. 對(duì)單電源運(yùn)算放大器電路進(jìn)行去耦


單電源運(yùn)算放大器電路要求對(duì)輸入共模電平進(jìn)行偏置以處 理正負(fù)擺動(dòng)的交流信號(hào)。當(dāng)采用電阻分壓供電電源的方法 來提供偏置時(shí),必須進(jìn)行足夠的去耦處理,以維持PSR不 變。 一種常見的,但是錯(cuò)誤的做法是通過一個(gè)帶有0.1 μF旁路電 容的100 kΩ/100 kΩ分壓電路來向運(yùn)算放大器的同相端提供 VS/2偏置。如果使用這些值,電源去耦往往顯得不足,因 為其極點(diǎn)頻率僅為32 Hz。

文章來源:ADI

 

免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請(qǐng)聯(lián)系小編進(jìn)行處理。


推薦閱讀:

【測試案例分享】信號(hào)鏈芯片的眼圖和抖動(dòng)測試

ST攜三款提升人類體驗(yàn)的展品亮相2024 MWC上海

2024全球新能源智能汽車電子技術(shù)創(chuàng)新大會(huì)邀請(qǐng)函

貿(mào)澤電子與Analog Devices聯(lián)手發(fā)布電子書,幫助工程師解決設(shè)計(jì)難題

凹槽柵極技術(shù)革新 E-Mode GaN 晶體管

特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉