同理，當(dāng)Vin為高電壓時(shí)，由于有基極電流流動(dòng)，因此使集電極流過(guò)更大的放大電流，因此負(fù)載回路便被導(dǎo)通，而相當(dāng)于開(kāi)關(guān)的閉合，此時(shí)三極管乃工作于飽和區(qū)(saturation)。

 

關(guān)于晶體三極管的開(kāi)關(guān)飽和區(qū)，MOS管的飽和區(qū)就是晶體管的放大區(qū)。

 

晶體三極管的放大是電流關(guān)系的放大，即Ic=B*Ib

而MOS管的放大倍數(shù)是Ic=B*Ugs,與g、s兩端的電壓有關(guān)系

MOS管的放大倍數(shù)比較大，穩(wěn)定。
 

 

 

 

 

 

2.基極電阻的選取

 

(1)首先判斷三極管的工作狀態(tài)，是放大區(qū)(增大驅(qū)動(dòng)電流)還是飽和區(qū)(開(kāi)關(guān)作用)

 

(2)若工作在放大區(qū)，根據(jù)集電極負(fù)載的參數(shù)，計(jì)算出集電極的電流，之后根據(jù)三級(jí)管的放大特性計(jì)算出基極電流，再根據(jù)電流值計(jì)算出電阻。

 

(3)若工作在飽和區(qū)，

 

以NPN管為例大致計(jì)算一下典型3元件開(kāi)關(guān)電路的選值：

設(shè)晶體管的直流放大系數(shù)為100，Ib=(驅(qū)動(dòng)電壓-0.7Vbe結(jié)壓降)/Rb，Vce=Vcc-100Ib×Rc，令Vce=0，由此可算出臨界值(飽和區(qū)與放大區(qū)的臨界)，只要Rb小于臨界值即可，但其最小值受器件Ib容限限制，切勿超過(guò)。

 

3.補(bǔ)償電容電路圖

 

一般線(xiàn)性工作的放大器(即引入負(fù)反饋的放大電路)的輸入寄生電容Cs會(huì)影響電路的穩(wěn)定性，其補(bǔ)償措施見(jiàn)圖。放大器的輸入端一般存在約幾皮法的寄生電容Cs，其頻帶的上限頻率約為：

 

ωh=1/(2πRfCs)

 

為了保持放大電路的電壓放大倍數(shù)較高，更通用的方法是在Rf上并接一個(gè)補(bǔ)償電容Cf，使RinCf網(wǎng)絡(luò)與RfCs網(wǎng)絡(luò)構(gòu)成相位補(bǔ)償。RinCf將引起輸出電壓相位超前，由于不能準(zhǔn)確知道Cs的值，所以相位超前量與滯后量不可能得到完全補(bǔ)償，一般是采用可變電容Cf，用實(shí)驗(yàn)和調(diào)整Cf的方法使附加相移最小。若Rf=10kΩ,Cf的典型值絲邊3～10pF。對(duì)于電壓跟隨器而言，其Cf值可以稍大一些。

 

 

3.運(yùn)放電源旁路電容

 

旁路是把前級(jí)或電源攜帶的高頻雜波或信號(hào)濾除，去藕是為保證輸出端的穩(wěn)定輸出

 

每個(gè)集成運(yùn)放的電源引線(xiàn)，一般都應(yīng)采用去偶旁路措施，如圖所示圖中的高頻旁路電容，通?？蛇x用高頻性能優(yōu)良的陶瓷電容，其值約為0.1μF。或采用lμF的鉭電容。這些電容的內(nèi)電感值都較小。在運(yùn)放的高速應(yīng)用時(shí)，旁路電容C1和C2應(yīng)接到集成運(yùn)放的電源引腳上，引線(xiàn)盡量短，這樣可以形成低電感接地回路。

 

 

注：當(dāng)所使用的放大器的增益帶寬乘積大于10MHz時(shí)，應(yīng)采用更嚴(yán)格的高頻旁路措施，此時(shí)應(yīng)選用射頻旁路電容，對(duì)于通用集成芯片，對(duì)旁路的要求不高，但也不能忽視，通常最好每4～5個(gè)器件加一套旁路電容。不論所用集成電路器件有多少，每個(gè)印刷板都要至少加一套旁路電容。

 

在直流電源回路中，負(fù)載的變化會(huì)引起電源噪聲。例如在數(shù)字電路中，當(dāng)電路從一個(gè)狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時(shí)，就會(huì)在電源線(xiàn)上產(chǎn)生一個(gè)很大的尖峰電流，形成瞬變的噪聲電壓。配置去耦電容可以抑制因負(fù)載變化而產(chǎn)生的噪聲，是印制電路板的可靠性設(shè)計(jì)的一種常規(guī)做法，配置原則如下：

●電源輸入端跨接一個(gè)10～100uF的電解電容器，如果印制電路板的位置允許，采用100uF以上的電解電容器的抗干擾效果會(huì)更好。

●為每個(gè)集成電路芯片配置一個(gè)0.01uF的陶瓷電容器。如遇到印制電路板空間小而裝不下時(shí)，可每4～10個(gè)芯片配置一個(gè)1～10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內(nèi)阻抗小于1Ω，而且漏電流很小(0.5uA以下)。

●對(duì)于噪聲能力弱、關(guān)斷時(shí)電流變化大的器件和ROM、RAM等存儲(chǔ)型器件，應(yīng)在芯片的電源線(xiàn)(Vcc)和地線(xiàn)(GND)間直接接入去耦電容。

●去耦電容的引線(xiàn)不能過(guò)長(zhǎng)，特別是高頻旁路電容不能帶引線(xiàn)。

 

在直流電源回路中，負(fù)載的變化會(huì)引起電源噪聲。例如在數(shù)字電路中，當(dāng)電路從一個(gè)狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時(shí)，就會(huì)在電源線(xiàn)上產(chǎn)生一個(gè)很大的尖峰電流，形成瞬變的噪聲電壓。配置去耦電容可以抑制因負(fù)載變化而產(chǎn)生的噪聲，是印制電路板的可靠性設(shè)計(jì)的一種常規(guī)做法，配置原則如下：

●電源輸入端跨接一個(gè)10～100uF的電解電容器，如果印制電路板的位置允許，采用100uF以上的電解電容器的抗干擾效果會(huì)更好。

●為每個(gè)集成電路芯片配置一個(gè)0.01uF的陶瓷電容器。如遇到印制電路板空間小而裝不下時(shí)，可每4～10個(gè)芯片配置一個(gè)1～10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內(nèi)阻抗小于1Ω，而且漏電流很小(0.5uA以下)。

●對(duì)于噪聲能力弱、關(guān)斷時(shí)電流變化大的器件和ROM、RAM等存儲(chǔ)型器件，應(yīng)在芯片的電源線(xiàn)(Vcc)和地線(xiàn)(GND)間直接接入去耦電容。

●去耦電容的引線(xiàn)不能過(guò)長(zhǎng)，特別是高頻旁路電容不能帶引線(xiàn)。在直流電源回路中，負(fù)載的變化會(huì)引起電源噪聲。例如在數(shù)字電路中，當(dāng)電路從一個(gè)狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時(shí)，就會(huì)在電源線(xiàn)上產(chǎn)生一個(gè)很大的尖峰電流，形成瞬變的噪聲電壓。配置去耦電容可以抑制因負(fù)載變化而產(chǎn)生的噪聲，是印制電路板的可靠性設(shè)計(jì)的一種常規(guī)做法，配置原則如下：

●電源輸入端跨接一個(gè)10～100uF的電解電容器，如果印制電路板的位置允許，采用100uF以上的電解電容器的抗干擾效果會(huì)更好。

●為每個(gè)集成電路芯片配置一個(gè)0.01uF的陶瓷電容器。如遇到印制電路板空間小而裝不下時(shí)，可每4～10個(gè)芯片配置一個(gè)1～10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內(nèi)阻抗小于1Ω，而且漏電流很小(0.5uA以下)。

●對(duì)于噪聲能力弱、關(guān)斷時(shí)電流變化大的器件和ROM、RAM等存儲(chǔ)型器件，應(yīng)在芯片的電源線(xiàn)(Vcc)和地線(xiàn)(GND)間直接接入去耦電容。

●去耦電容的引線(xiàn)不能過(guò)長(zhǎng)，特別是高頻旁路電容不能帶引線(xiàn)。