- DDR2總線，DDR2相關(guān)測試以及力科的DDR2全方位測試解決方案
DDR2簡介
從1998年的PC100到今天的DDR3，內(nèi)存技術(shù)同CPU前端總線一道經(jīng)歷著速度的提升及帶寬的擴展。雖然DDR3在當今已經(jīng)量產(chǎn)與使用，DDR2在實際上還擔任著內(nèi)存業(yè)界應用最廣泛最成熟的中流砥柱的角色。
DDR2在DDR的基礎(chǔ)上將芯片接口時鐘頻率提高一倍并將工作電壓從2.5V降低至1.8V，從而使其能在相對更低的功耗下獲得更高的傳輸速率。一般情況下，DDR2的輸入時鐘頻率覆蓋200/266/333/400/533MHz，傳輸比特率覆蓋400/533/667/800/1066Mb/s/pin。相對于DDR，由于速度的提升，DDR2在主板設(shè)計要求上也有所變化。內(nèi)存控制器每Channel可級聯(lián)的DIMM數(shù)從DDR時期的4到8條減少至2到3條，數(shù)據(jù)線（DQ）上的終端電阻從主板上的分立電阻搬移到了DRAM芯片內(nèi)部（ODT），數(shù)據(jù)同步信號（DQS）由單端信號變?yōu)閱味嘶虿罘挚蛇x信號。DDR2主板系統(tǒng)架構(gòu)如右圖所示。
圖1 DDR2主板系統(tǒng)架構(gòu)
DDR2總線與工作流程
以通用計算機主板上的DDR2總線為例，DDR2信號線可以分為數(shù)據(jù)、命令、時鐘3部分。其中數(shù)據(jù)線部分主要完成數(shù)據(jù)傳輸工作，包括數(shù)據(jù)線DQ0-63、Data Mask線DM0-7、數(shù)據(jù)同步線DQS/DQS# (數(shù)據(jù)同步線可選單端或差分，通過設(shè)定內(nèi)存芯片內(nèi)部寄存器EMR[1]的A10位進行選擇)；命令線部分包括地址線A0-14、Bank選擇線BS0-2、行地址選擇RAS#、列選擇CAS#、寫使能WE#、片選CS#、時鐘使能CKE及芯片內(nèi)部終端電阻使能ODT組成，主要完成尋址、組成各種控制命令及內(nèi)存初始化工作；差分時鐘信號線CK/CK#為整個內(nèi)存芯片工作提供時鐘。
所有的信號線中，除了數(shù)據(jù)線DQ與數(shù)據(jù)同步線DQS/DQS#為雙向信號線外，其余所有信號線均為單向信號線，只能由內(nèi)存控制器發(fā)出信號。
對于電源和地線，內(nèi)存顆粒上有一個參考電壓輸入和三組1.8V電源與地線，分別為芯片上的數(shù)據(jù)端口，鎖相環(huán)和芯片電路供電。
對于DDR2內(nèi)存的工作流程可以非常粗略的概括如下：內(nèi)存系統(tǒng)上電后由內(nèi)存控制器對內(nèi)存芯片進行初始化，主要是配置芯片的工作模式寄存器（MRS/EMRS），從而將內(nèi)存芯片配置為某種特定的工作模式。初始化完成之后內(nèi)存芯片便進入Idle模式，此時便可接收控制命令將芯片內(nèi)部某Bank激活，該Bank所在的地址代表了后面讀寫某個具體內(nèi)存地址時的行地址。
Bank激活之后便可接收讀/寫命令及對應的列地址從而進行相應的讀寫操作了。
右圖為DDR2 SDRAM簡化的工作狀態(tài)圖，從圖上可以看出內(nèi)存芯片具體的工作過程實際上是非常復雜的，中間包括了芯片各種狀態(tài)的轉(zhuǎn)換、易失存儲單元的數(shù)據(jù)刷新以及讀寫操作的中斷等等。也正是由于DDR2芯片工作的這種復雜性，加之DDR2測試項目指標眾多，導致了我們在對DDR2總線進行手工測試時異常復雜與繁瑣，致使手工對DDR2信號進行較全面的測試幾乎成了不可能完成的任務。
力科推出的QPHY-DDR2一致性測試軟件包使這個復雜的問題迎刃而解，它可以自動測試JEDEC組織規(guī)定的所有DDR2一致性測試項目并自動生成測試報告，從而極大的提高DDR2測試的精確性與效率。
圖二 DDR2 SDRAM簡化的工作狀態(tài)圖
[page]
DDR2測試項目
DDR2信號測試項目可主要分為時鐘測試，電氣性能測試及時序測試三個部分。
一）時鐘測試
時鐘測試部分主要測試差分時鐘信號線CK/CK#的各方面參數(shù)，包括絕對及平均時鐘周期、絕對及平均高/低脈寬、占空比抖動、周期抖動、Cycle to Cycle抖動以及連續(xù)n周期累積誤差tERR(n per)。其中連續(xù)n周期累積誤差tERR(n per)為統(tǒng)計測量時鐘信號連續(xù)n個周期時間與n倍平均時鐘周期時間的差值，其具體計算公式如下：
JEDEC標準要求測量n分別為2、3、4、5、6-10、11-15時tERR(n per)的最大及最小值。對于這樣的要求，如果要用手工測量將是非常耗時且低效率的。力科QPHY-DDR2軟件包的時鐘測量部分支持上述所有參數(shù)的自動測量，僅需使用一根差分探頭將時鐘信號接入示波器即可完成所有的測量工作，測量后的所有參數(shù)結(jié)果及對應波形將列在自動生成的測試報告中并與JEDEC標準中門限值進行比較。如下圖為使用QPHY-DDR2測量tERR(6-10 per)時的部分結(jié)果與對應波形。
圖三 力科QPHY-DDR2測量tERR(6-10 per)的部分結(jié)果與對應波形
二）電氣性能測試
DDR2電氣性能測試部分主要測量各信號的直/交流邏輯高/低電平、信號過沖/下沖幅度及范圍、差分信號DQS及Clock輸入電壓及交叉點電壓、DQ及DQS輸出信號上升/下降沿斜率（SoutR、SoutF）最大/最小值、DQ，DQS及Clock輸入信號上升/下降沿斜率(SlewR、SlewF)最小值等等。
對斜率測量時，由于DQ及DQS信號為雙向信號線，需要首先對數(shù)據(jù)線上的信號進行讀寫分離，之后才能分別測量寫操作時的輸入斜率及讀操作時的輸出斜率。實際上，對于時序測量部分的很多指標包括輸入/輸出前導時間及建立/保持時間等進行測量時，同樣需要首先對數(shù)據(jù)線上的信號進行讀寫分離。
下圖為JEDEC標準中所繪制的一個簡單的讀操作波形。從圖中我們可以看出，DQS與DQ信號基本上是邊沿對齊的。同時，在DQ線上出現(xiàn)數(shù)據(jù)的前一個時鐘周期DQS信號會被置低作為前導信號，之后DQ會隨著DQS的跳變而依次送出4或8個連續(xù)的Burst數(shù)據(jù)。
下圖為JEDEC標準中所繪制的一個簡單的寫操作波形。對比上圖的讀操作波形，我們可以看出兩者時序上的區(qū)別主要在于，DDR2寫操作時DQ或DM的數(shù)據(jù)中心與DQS信號邊沿對齊，DQS前導信號的低脈沖長度明顯減小，大約為半個時鐘周期或以下。
總體而言，可以從以下幾個方面進行DDR2讀寫分離：
1.讀操作DQS跳變點與DQ跳變沿對齊，寫操作DQS跳變點對齊DQ中心。
2.讀操作DQS前導信號為大約一個時鐘周期，寫操作DQS前導信號大約為半個時鐘周期或以下。
3.比較波形峰峰值。一般情況下，在內(nèi)存控制器端測量時，寫操作峰峰值高；在內(nèi)存芯片端測量時讀操作峰峰值高。
對DDR2信號進行精確的讀寫分離是比較困難的，原因在于讀寫時序本身比較復雜，中間涉及到內(nèi)存芯片各工作狀態(tài)之間的轉(zhuǎn)換、讀寫B(tài)urst、連讀連寫及Burst中斷等等各種可能因素。依靠手工分離DDR2讀寫信號不但費時且精度不高，同時由于讀寫信號分離是DDR2很多參數(shù)測量的前提，能否正確高效的進行讀寫分離便成為了DDR2測量的一個關(guān)鍵點。力科QPHY-DDR2軟件可以自動對輸入示波器的大量DDR2數(shù)據(jù)及時鐘信號進行分析，精確地從雙向數(shù)據(jù)線中分離出讀寫信號并進行后續(xù)的相關(guān)參數(shù)測試，從而保證了DDR2一致性測試的精確性與高效率。
[page]
三）時序測試
時序測試部分主要對DDR2數(shù)據(jù)、時鐘及控制線上各種時序進行測量，包括數(shù)據(jù)輸入建立/保持時間、數(shù)據(jù)輸出保持時間、數(shù)據(jù)讀/寫時DQS前導/后續(xù)時間、時鐘半周期寬度、DQS輸入高/低脈沖寬度等等二十余項參數(shù)。其中，在對數(shù)據(jù)輸入建立/保持時間（tDS、tDH）進行測量時，JEDEC標準規(guī)定需要根據(jù)寫數(shù)據(jù)時的DQ及DQS信號斜率對測得的建立保持時間進行修正。下表為JEDEC標準中對應DDR2 667/800的輸入建立/保持時間修正參數(shù)表。例如，寫操作時當DQ測得的斜率為1.5V/ns，DQS斜率為3.0V/ns時，測得的DQ – DQS建立/保持時間需要加上67ps的修正值之后方能與標準中規(guī)定的最小建立/保持時間相比較。
為了在上表中查到對應的修正值，需要首先得出相應信號的斜率。JEDEC標準規(guī)定了兩種斜率計算方法，即直連斜率norminal slew rate和切線斜率tangent slew rate，分別在不同數(shù)據(jù)波形時采納。兩種斜率計算方法如下圖所示。
圖四 直連斜率norminal slew rate 圖五 切線斜率tangent slew rate
當信號波形在陰影標定區(qū)域內(nèi)一直早于直連斜率這根藍色直線時使用直連斜率計算并查找建立/保持時間修正值，當信號波形在陰影標定區(qū)域內(nèi)有任何一點落在直連斜率線之后時則需使用圖五所示的切線斜率計算和查找建立/保持時間修正值。
由上可知，對DDR2數(shù)據(jù)輸入建立/保持時間（tDS、tDH）測量是一件比較繁瑣且費時的過程，而應用力科QPHY-DDR2軟件測量時，以上的所有操作均由軟件自動完成，這些復雜的流程對操作者完全透明，在大大減輕DDR2測試復雜度的同時提高了測試結(jié)果的準確性。如下圖所示，在tDS 測試時QPHY-DDR2自動找出了對應的67ps建立時間修正值。
力科DDR2一致性測試解決方案QPHY-DDR2
力科QPHY-DDR2測試解決方案可以對DDR2總線進行全方位的自動化測試，支持所有標準速率的DDR2內(nèi)存系統(tǒng)（400/533/667/800/1066M）及用戶自定義的其他DDR2工作速度，可對JEDEC組織及Intel規(guī)定的所有DDR2測試項目進行測試。
QPHY-DDR2的操作非常簡單，如右圖所示，它使用友好的圖形化界面引導用戶從探頭與被測系統(tǒng)連接開始一步步完成DDR2的所有測試。目前為止,力科DDR軟件包是能支持的測試項目最多的。
圖六 QPHY-DDR2 圖形化用戶界面
對于DDR2眾多的測試指標，用戶可以在QPHY-DDR2中任意選擇測量DDR2中的某一項或多項指標（如下圖7所示），也可以選擇一次測量所有規(guī)定的測試項目。測試完成后，所有的測試結(jié)果及相應的波形均被列入到自動生成的測試報告中（如下圖8所示），用戶可以一目了然地了解被測DDR2系統(tǒng)的各指標性能。
圖7 測試參數(shù)選擇界面 圖8 DDR2測試報告首頁
除了完成全面的測試工作外，QPHY-DDR2還可以對DDR2讀寫波形分別繪制眼圖（如右圖9所示），方便用戶觀察被測DDR2系統(tǒng)數(shù)據(jù)線上的信號完整性并對可能出現(xiàn)的問題進行及時觀測與調(diào)試。
圖9 使用QPHY-DDR2對DDR2讀/寫信號繪制眼圖
DDR2測試示波器及探頭選型
關(guān)于示波器選擇方面，最低配置情況下可選擇帶寬2.5GHz的示波器進行測試，如選擇力科SDA725Zi示波器結(jié)合QPHY-DDR2一致性測試軟件包對DDR2總線進行測試。然而，對在頻率較高的1066M DDR2測試時，由于其時鐘頻率為533MHz，對應的五次諧波、頻率為2.67GHz，已經(jīng)高于2.5GHz，為了捕獲到其5次甚至更高次諧波成分，需要選擇更高帶寬的示波器。所以，對DDR2總線的測量，我們推薦使用帶寬3.5G及以上的示波器進行測量，如帶寬3.5GHz的力科SDA735Zi/740Zi/760Zi或帶寬覆蓋從4GHz到業(yè)界最高的30GHz的力科8Zi系列示波器。
對于探頭系統(tǒng)，在進行DDR2時鐘測試時，僅需要一根足夠帶寬的差分探頭即可。在進行電氣性能及時序測試時，使用兩根差分探頭分別測量差分時鐘及DQS/DQS#信號，一根單端探頭測量相應的DQ信號即可完成大部分的指標測量。 對于DDR533的DQ信號測試，建議用焊接式差分探頭。 在進行某些差分信號交叉點電壓等指標測量時需要使用兩根探頭分別測量該差分信號的正端及負端信號。對具體的探頭型號，推薦使用帶寬3.5GH或6GHz的力科WaveLink D320/D310或D610/D620系列可焊接式差分探頭。
結(jié)語：本文簡要介紹了DDR2總線，DDR2相關(guān)測試以及力科的DDR2全方位測試解決方案。力科QPHY-DDR2從信號連接，DDR2總線全面測試到測試報告生成各方面進行了完美的集成，為復雜的DDR2測試提供了最佳的測試環(huán)境，從而保證了DDR2測試的精確性與高效率。
參考文獻
1． DDR2 SDRAM SPECIFICATION JESD79-2E，JEDEC, April 2008
2. QPHY-DDR2 datasheet, LeCroy Corp. July 2009
去焊接工藝與測試社區(qū)看看
