為了實現(xiàn)這種高分辨率，需要使用低噪聲信號鏈。圖1顯示噪聲與有效位數(shù)(ENOB)和信噪比(SNR)之間的關系。注意，噪聲是基于基準電壓(V_REF) =5 V，ADC輸入設置為滿量程范圍來計算的。舉例來講，要實現(xiàn)25位分辨率，或者152 dB動態(tài)范圍，可允許的最大系統(tǒng)噪聲為0.2437 µV rms。

 

圖1.噪聲與ENOB和SNR。

 

基準電壓設置輸入模擬信號的限值，ADC可以解析該信號。公式1是ADC的理想轉換函數(shù)，其中輸出數(shù)字碼（小數(shù)形式）通過模擬輸入信號V_IN、基準電壓V_REF和ADC位數(shù)N計算得出。

 

 

一般來說，ADC數(shù)據(jù)手冊中的分辨率是基于輸入短路技術得出，其中ADC輸入連接至GND，或者ADC差分輸入連接至共源極。ADC輸入短路技術有助于確定ADC分辨率的絕對限值特性，方法是忽略ADC輸入源噪聲，消除V_REF噪聲的影響。結果確實如此，因為VIN設置為0 V，使得V_IN/V_REF比也等于0 V。

 

為了研究基準電壓噪聲對整體系統(tǒng)噪聲的影響，圖2顯示了總系統(tǒng)噪聲(rms)和ADC輸入直流源電壓之間的關系。實施本次測試期間，我們使用了AD7177-2 32位ADC，其V_REF輸入連接至LTC6655-5 (5 V)，ADC輸入則連接至低噪聲直流源。ADC輸出數(shù)據(jù)速率設置為10 kSPS。注意，在整個ADC輸入電壓范圍內，ADC噪聲保持恒定(35 nV/√Hz)，但ADC直流輸入源噪聲增大(≤6 nV/√Hz)，與基準電壓噪聲(96 nV/√Hz)相比，仍保持較低水平。如圖2所示，總體噪聲與ADC直流輸入電壓成正比。這是因為V_IN (5 V)，ADC輸入則連接至低噪聲直流源。ADC輸出數(shù)據(jù)速率設置為10 kSPS。注意，在整個ADC輸入電壓范圍內，ADC噪聲保持恒定(35 nV/√Hz)，但ADC直流輸入源噪聲增大(≤6 nV/√Hz)，與基準電壓噪聲(96 nV/√Hz)相比，仍保持較低水平。如圖2所示，總體噪聲與ADC直流輸入電壓成正比。這是因為V_IN/V_REF 比隨之增大，所以在ADC使用滿量程輸入時，V_REF噪聲主導整體系統(tǒng)噪聲。信號鏈中各組件的噪聲會以和方根(RSS)的方式疊加，導致曲線形狀如圖2所示。

 

圖2.ADC V_IN與rms系統(tǒng)噪聲之間的關系。V_REF設置為LTC6655-5。

 

為了實現(xiàn)25位或以上的高測量分辨率，即使是市面上最好的獨立基準電壓（具備低噪聲規(guī)格）也需要獲取一些幫助來衰減其噪聲。添加外部電路（例如濾波器）可以幫助衰減噪聲，以達到所需的ADC動態(tài)范圍。

 

本文的其余部分介紹各種類型的低通濾波器，以及如何使用這些濾波器來衰減基準電壓噪聲。本文還會討論濾波器設計技術和與濾波器有關的取舍。本文將以衰減基準電壓噪聲為基礎，介紹兩種類型的低通濾波器，分別是簡單的無源RC低通濾波器(LPF)和基于有源信號流程圖(SFG)的低通濾波器。電路性能部分會展示系統(tǒng)評估結果，用Σ-Δ ADC表示測試。

 

使用無源低通濾波器來降低噪聲

 

圖3顯示基準電壓通過低通濾波器驅動ADC，該濾波器采用了外部儲能電容C1、儲能電容的等效串聯(lián)電阻(ESR)，以及基準電壓運算放大器（運放）的輸出阻抗。無源RC LPF截止頻率由以下公式確定

 

 

從公式可以看出，帶寬與電阻R和電容C成反比。

 

從公式可以看出，帶寬與電阻R和電容C成反比。

 

儲能電容C1也可以用作本地電源存儲器，用于補償ADC基準電壓電路突然要求負載電流發(fā)生變化時產生的電壓尖峰。圖4顯示Σ-Δ ADC AD7177-2和SAR AD7980 ADC動態(tài)基準電流響應。

 

圖4.AD7177-2和AD7980模擬動態(tài)基準電流響應。

 

用戶可以選擇C1電容的值來滿足LPF截止頻率要求，但是有些SAR ADC要求基準輸入端采用至少10 µF電容，以保證正常運行。最小的10 µF C1電容可以降低基準電壓源緩沖器的相位裕量。隨著相位裕量降低，緩沖器反饋不再為負。1在單位增益交叉頻率附近的信號與輸入信號同相反饋。1這導致閉環(huán)響應在交叉頻率附近出現(xiàn)噪聲峰值。1由于源自截止頻率（–3 dB點）的帶寬最高達到16 MHz，總集成噪聲(rms)由噪聲峰值主導。即使基準電壓儲能電容C1作為噪聲濾波器使用，并補償電壓尖峰，也需注意噪聲峰值。圖5顯示LTC6655基準電壓的噪聲峰值，該峰值因儲能電容C1引起。噪聲峰值幅度由儲能電容的值和其ESR額定值決定。

 

圖5.LTC6655基準電壓噪聲峰值密度。

 

大多數(shù)基準電壓都具備復雜的輸出級，以驅動適用于ADC基準電壓源電路的大型負載電容。例如，LTC6655輸出級設計用于采用設置為10 µF的儲能電容來執(zhí)行關鍵衰減。LTC6655的儲能電容設置為最小2.7 µF、最大100 µF時，會產生噪聲峰值。

 

V_REF輸出儲能電容的等效串聯(lián)電阻會消除主要的噪聲峰值，但是會在100 kHz和以上頻率時產生二次噪聲峰值。究其原因，可能是因為電容的ESR產生零噪聲，可以改善相位裕量和降低主要噪聲峰值。但是，這個零噪聲與LTC6655固有的零噪聲結合在一起，產生了二次噪聲峰值。注意，圖5所示的噪聲響應只適用于LTC6655基準電壓源。

 

過濾基準電壓噪聲、消除噪聲峰值，以及合理驅動ADC的另一種解決方案是添加無源RC LPF，然后添加緩沖器。通過添加緩沖器，我們可以隔離LPF和ADC基準電壓源輸入電容之間的設計限制。參見圖6。

 

圖6.無源RC LPF，后接緩沖器。

 

將無源RC LPF截止頻率設置為遠低于單位增益交越頻率，不止可以降低寬帶和低頻率噪聲，還可以避免出現(xiàn)噪聲峰值。例如，圖7顯示LTC6655噪聲響應，其中C1 = 100 µF (ESR = 0 Ω)，后接無源LPF，其中R = 10 kΩ、C2 = 10 µF (ESR = 0 Ω)，在1.59 Hz時產生極點。

 

增大低通濾波器電阻R可以幫助實現(xiàn)低截止頻率，但是也可能會降低精密基準電壓的直流精度。添加無源RC LPF時，用戶還必須考慮對負載調整和V_REF 緩沖器響應(τ = RC)的影響，在驅動ADC時，這會影響其瞬變性能。

 

要達到所需的瞬變性能，建議如圖6所示使用緩沖器。選擇緩沖器時，要考慮的關鍵規(guī)格包括超低噪聲、支持高負載電容的能力、低失真、出色的壓擺率，以及寬增益帶寬。建議采用的緩沖器為ADA4805-1 和ADA4807-1。

 

圖7.LTC6655-5，后接無源RC LPF噪聲響應。

 

使用有源LPF降低噪聲

 

表1指明了所需的動態(tài)范圍和必須滿足的可允許最大系統(tǒng)噪聲要求，以實現(xiàn)所需的ENOB ADC分辨率。根據(jù)ADC帶寬，按20 dB/10倍衰減的單極低通濾波器可能無法達到所需的寬帶噪聲消除。級聯(lián)無源低通濾波器構建一個階梯結構，可以生成更高階的濾波器，但每個部分的輸入阻抗將是前一部分的負載。這會降低精密基準電壓的直流精度。但是，基于有源組件設計更高階的LPF可以在輸入和輸出之間提供良好的隔離，最大限度避免基準電壓直流精度下降，并提供低輸出阻抗來驅動ADC的基準電壓源電路。

 

 

表1.條件：V_REF = 5 V，ADC輸入設置為滿量程范圍

 

現(xiàn)在提供幾種不同類型的有源低通濾波器，例如，Bessel、Butterworth、Chebyshev和elliptic，具體如圖8所示。采用平坦帶通或無紋波帶通，可以最大限度地避免降低精密基準電壓的直流精度。在所有濾波器類型中，基于Butterworth拓撲的LPF設計可以實現(xiàn)平坦的帶通和陡峭的衰減。

 

圖8.濾波器振幅響應示例。

 

有源低通濾波器設計技巧

 

信號流程圖是用圖形表示源自一系列線性公式的系統(tǒng)。² SFG用于連接轉換函數(shù)和對應的系統(tǒng)電路拓撲。² 該理論可用于基于有源電路設計模擬濾波器。SFG濾波器設計方法的主要優(yōu)點在于：衰減系數(shù)Q和截止頻率都可以單獨控制。SFG LPF可以幫助衰減噪聲和提高信噪比，但會導致物料成本(BOM)、PCB區(qū)域和功率增加。此外，SFG LPF可以影響基準輸出電壓與溫度，導致產生微小PPM誤差，造成直流精度下降。圖9所示為二階低通濾波器示例，該濾波器采用SFG方法，從轉換函數(shù)轉換至電路塊。擴展電阻(R)和電容(C)針對截止頻率實施配置（請參見公式5）。

 

圖9.基于SFG方法實施有源RC低通濾波器。

 

有關信號流程圖理論的更多信息，請參考Addison-Wesley出版的 Feedback Control of Dynamic Systems（《動態(tài)系統(tǒng)反饋控制》）。²

 

 

其中

 

Rs表示比例因子

 

Cn表示比例因子

 

Ws表示截止頻率(Rad/s)

 

以下是一個計算示例，用于說明如何設計二階0.5 Hz截止頻率SFG低通Butterworth濾波器：

 

●  為了保持簡明，選擇Rs = 1 Ω，Cn = 1 F。

●  選擇Fs = 0.5 Hz，以最大化寬帶噪聲抑制效果。Ws = 2 × π × 0.5 = 3.141 rad.

●  設置衰減因子Q = 0.71。選擇此值可實現(xiàn)平坦的帶通和陡峭的衰減，以反映Butterworth拓撲。

●  R、C和Rq值基于迭代流程選擇，以實現(xiàn)較低熱噪聲和可用于表面貼裝的組件值。

 

 

LTC6655LN簡介

 

考慮到與RC LPF和SFG LPF有關的取舍，更好的解決方案是如圖10所示，將低通濾波器安裝在基準電壓的集成式低噪聲緩沖器之前。這種布局不但會減小PCB面積，還不影響基準電壓緩沖器的響應。使用快速穩(wěn)定，具有高輸入阻抗，能夠灌電流和拉電流的基準電壓緩沖器，有助于解決負載調整不良的問題，保持直流精度，以及改善瞬變性能。LTC6655LN采用了這種架構。它配有降噪引腳，可以幫助降低寬帶噪聲，支持使用集成式輸出級緩沖器。LTC6655LN內置R3電阻（參考圖10），允許用戶在降噪(NR)引腳位置連接外部電容，以創(chuàng)建低通濾波器。采用LTC6655LN架構時，用戶可以根據(jù)系統(tǒng)要求配置低通截止頻率。

 

表2.3 dB截止頻率，適合連接至NR引腳的電容實現(xiàn)不同值

 

LTC6655LN RC LPF連接至緩沖器的非反向節(jié)點，該節(jié)點是此器件最靈敏的引腳。必須做好預防措施，應選擇極低漏電流類型的外部電容，以防泄漏電流從R3電阻漏出，導致直流精度下降。此外，R和C之間的變化相互無關，所以RC時間常數(shù)和LPF截止頻率會因為流程、電壓和溫度(PVT)差異而產生變化。

 

表3.3種電壓選項的R3的電阻值

 

基準電壓（例如內置LPF的LTC6655LN）提供最佳解決方案，用于簡化噪聲濾波器設計，消除對外部緩沖器的需求，以驅動ADC基準電壓電路。

 

 

圖10.LTC6655LN方框圖。

 

測試電路描述

 

AD7177-2精密ADC被用于確定LTC6655/LTC6655LN加10uF NR電容以及LTC6655后接SFG濾波器的標準性能，。AD7177-2是高分辨率32位低噪聲快速穩(wěn)定2通道/4通道∑-?模數(shù)轉換器，用于實現(xiàn)低帶寬輸入。AD7177-2集成可編程數(shù)字帶通濾波器，允許用戶控制5 SPS至10 kSPS的輸出數(shù)據(jù)速率(ODR)。

 

設計SFG LPF（圖11）時用到的組件包括2個ADA4522-1 運算放大器、1個 AD797 運算放大器、多個25 ppm表貼式電阻、多層表貼式陶瓷電容，以及1個10 µF WIMA薄膜電容。ADA4522是一款軌到軌輸出運算放大器，寬帶噪聲密度為5.8 nV/√Hz，閃爍噪聲為177 nV p-p。AD797是一款低噪聲運算放大器，具備0.9 nV/√Hz寬帶噪聲、50 nV p-p閃爍噪聲、20 V/µs出色壓擺率，以及100 MHz增益帶寬，因此適合驅動ADC。

 

圖11.SFG LPF。

 

在使用LTC6655和帶有AD7177-2的LTC6655LN時，為了正確評估性能，需要使用整體噪聲低于ADC基準電壓和ADC噪聲的直流源。因此，會使用理想源，也就是9V電池電源，具體如圖12所示。

 

圖12.低噪聲直流源。

 

電路性能

 

圖13顯示噪聲譜密度，圖14顯示輸出數(shù)據(jù)速率(ODR)和ENOB，描述AD7177-2的性能，它的VREF輸入連接至LTC6655或者采用10uF NR電容的LTC6655LN或者使用SFG方法濾波的LTC6655。關于在1 kHz時噪聲譜密度的比較結果，請參見表4。圖13和圖14都有兩個重要區(qū)域。

 

表4.1 kHz時的噪聲譜密度比較結果

 

區(qū)域A：

 

噪聲譜密度圖（圖13）顯示，ODR為500 SPS及以上時，濾波LTC6655 (SFG)和ADC直流輸入源噪聲遠低于ADC的噪聲，因此，ADC可以最大限度的去實現(xiàn)其最大性能，具體如圖14中的區(qū)域A所示。從ODR、ENOB和噪聲譜密度圖中可以看出，在區(qū)域A中，總集成噪聲(rms)的增高會妨礙信號鏈達到25位測量分辨率。

 

區(qū)域B：

 

在這個區(qū)域中，噪聲譜密度圖（圖13）顯示，三個基準電壓選項和直流源的閃爍噪聲升高，整體的系統(tǒng)噪聲則受直流源噪聲主導。區(qū)域B中的閃爍噪聲升高，會導致測量性能和ADC可以實現(xiàn)的最大性能之間的ENOB偏差增大（圖14）。

 

根據(jù)ODR和ENOB圖，濾波LTC6655 (SFG)的ODR在小于等于20 SPS時可以實現(xiàn)25位分辨率，帶10 µF NR電容的LTC6655LN-5和LTC6655實現(xiàn)的分辨率最高不超過24.6位。

 

圖13.噪聲譜密度。

 

圖14.ODR與ENOB。

 

下方的表5匯總介紹AD7177-2 ADC的性能，其中VREF輸入連接至LTC6655或者帶10 µF NR電容的LTC6655LN，或者連接至濾波LTC6655 (SFG)。在ADC輸入連接直流源，VREF輸入連接至LTC6655時，零縮放欄確定AD7177-2可以實現(xiàn)的最佳動態(tài)范圍。在ADC輸入設置為近乎滿量程時，帶10 μF NR電容的LTC6655LN-5的動態(tài)范圍平均增大4 dB（與LTC6655相比，ODR范圍為10000SPS到59.96SPS）。另一方面，濾波LTC6655 (SFG)的動態(tài)范圍平均增大7 dB（與LTC6655相比，ODR范圍為10000SPS到59.96SPS）。在59.96 SPS以下，動態(tài)范圍區(qū)域的變化不大，由ADC輸入直流源產生、占主導作用的低頻率閃爍噪聲是導致差異的主要原因。

 

與LTC6655/LTC6655LN相比，將10 µF電容連接至LTC6655LN的NR引腳時，在1 kHz時可以將寬帶噪聲降低62%，濾波LTC6655 (SFG)可以將寬帶噪聲降低97%。

 

表5.動態(tài)范圍比較

 

結論

 

精密系統(tǒng)如果想要實現(xiàn)25位或以上的分辨率，必須非常重視基準電壓噪聲。如圖2所示，V_REF噪聲占系統(tǒng)噪聲的比例與ADC滿量程的使用率成正比。本文顯示，在精密基準電壓中添加濾波器可以衰減VREF噪聲，從而降低整體的系統(tǒng)噪聲。后接SFG濾波器的LTC6655基準電壓可以將未配備濾波器的LTC6655的寬帶噪聲降低97%。但這會額外增加物料成本，增大PCB面積和功耗，降低幾PPM的直流精度，且導致精密基準電壓源輸出隨溫度發(fā)生變化。在考慮與SFG LPF有關的取舍時，LTC6655LN采用簡單設計，功耗低，只需要使用單個電容來降低寬帶噪聲，且無需使用外部緩沖器來驅動ADC。帶10 µF NR電容的LTC6655LN與不帶濾波器的LTC6655相比，其寬帶噪聲降低62%。因此，用戶現(xiàn)在可以使用內置的LTC6655LN低通濾波器來讓精密系統(tǒng)實現(xiàn)所需的分辨率。

 

附錄

 

要下載LTspice®，請訪問：analog.com/ltspice。

 

點擊此處下載對圖7所示電路、圖11所示的SFG LPF電路，以及圖12所示的低噪聲直流電路的LTspice模擬。

 

參考電路

 

¹Mark Reisiger。“降低放大器噪聲峰化以提高SNR。” ElectronicDesign, 2012年10月。

 

²Gene F. Franklin、 J. David Powell、Abbas Emami-Naeini。 動態(tài)系統(tǒng)的反饋控制。 Addison-Wesley Longman Publishing Co., Inc., 1993年11月。

 

致謝

 

非常感謝作者Robert Kiely之前在Σ-Δ ADC、精密放大器和基準電壓領域所付出的努力。

 

 

推薦閱讀：