1 概述：

 

定義：PoE全稱Power Over Ethernet，是指10BASE-T、100BASE-TX、1000BASE-T以太網(wǎng)網(wǎng)絡(luò)供電，即數(shù)據(jù)線和電源線在同一根網(wǎng)線上傳輸，其可靠供電的距離最長為100米。

 

PoE供電系統(tǒng)包含兩種設(shè)備PSE和PD，PSE（power-sourcing equipment），主要是用來給其它設(shè)備進(jìn)行供電的設(shè)備，PD（power device），在PoE供電系統(tǒng)中用來受電的設(shè)備。

 

2 POE主要供電特性

 

2.1 PSE特性參數(shù)：

 

（1）電壓在44~57V之間，典型值為48V

 

（2）允許最大電流為550mA，最大啟動電流為500mA

 

（3）典型工作電流為10~350mA，超載檢測電流為350~500mA

 

（4）在空載條件下，最大需要電流為5mA

 

2.2 PD功率等級

 

PD功率等級分為CLASS 0、CLASS 1、CLASS 2、CLASS 3、CLASS 4、CLASS 5

 

CLASS 0 設(shè)備需要的最高工作功率為0.44W ~12.95W

 

CLASS 1 設(shè)備需要的最高工作功率為0.44W ~3.84W

 

CLASS 2 設(shè)備需要的最高工作功率為3.84W ~6.49W

 

CLASS 3 設(shè)備需要的最高工作功率為6.49W ~12.95W

 

CLASS 4 設(shè)備需要的最高工作功率為12.95W ~25.5W

 

CLASS 5 設(shè)備需要的最高工作功率為>25W

 

設(shè)計(jì)師可以根據(jù)功率要求將他們的設(shè)備指定為特定的級別。

 

2.3 POE供電的工作過程

 

在分級階段，PSE將向PD施加15～20V的電壓，并通過測量電流大小來確定PD的特定級別。在此階段，PD的電源部分將被欠壓鎖定(UVLO)電路維持在無源狀態(tài)，以便隔離開關(guān)級，直至特征和分級階段完成。一旦分級完成后，PSE將會向PD提供全額工作電壓。

 

當(dāng)在一個網(wǎng)絡(luò)中布置PSE供電端設(shè)備時(shí)，POE以太網(wǎng)供電工作過程如下所示：

 

檢測：

 

首先PSE會發(fā)送一個測試電壓給在網(wǎng)設(shè)備以探測受電設(shè)備中的一個24.9kΩ共模電阻。測試信號開始為2.5V，然后提升到10V，這將有助于補(bǔ)償Cat-5電纜自身阻抗帶來的損失。因?yàn)檫@種電纜最長可達(dá)100m。如果PSE檢測到來自PD的適當(dāng)阻抗特征(24.9kΩ)，它便會繼續(xù)提升電壓。如果檢測不到特征阻抗，PSE將不會為電纜加電。受電設(shè)備電路中的齊納二極管會保證系統(tǒng)其余部分不受測試信號的干擾。

 

PD端設(shè)備分類：

 

當(dāng)檢測到受電端設(shè)備PD之后，PSE將向PD施加15～20V的電壓，并通過測量電流大小來確定PD的特定級別。如果除了探測到第一級的電阻外沒發(fā)現(xiàn)其他分級電路，該設(shè)備被定義成零級別。在此階段，PD的電源部分將被欠壓鎖定(UVLO)電路維持在無源狀態(tài)，以便隔離開關(guān)級，直至特征和分級階段完成。

 

開始供電：

 

分級完成后，在一個可配置時(shí)間(一般小于15μs)的啟動期內(nèi)，PSE設(shè)備開始從低電壓向PD設(shè)備

 

a)供電，直至提供48V的直流電源。

 

b)供電：為PD設(shè)備提供穩(wěn)定可靠48V的直流電，滿足PD設(shè)備不越過12.95W的功率消耗。

 

c)斷電：若PD設(shè)備從網(wǎng)絡(luò)上斷開時(shí)，PSE就會快速地(一般在300～400ms之內(nèi))停止為PD設(shè)備供電，并重復(fù)檢測過程以檢測線纜的終端是否連接PD設(shè)備。

 

3 POE電源模塊簡介

 

本次POE電源模塊采用MAX5969B和MAX5974A芯片來實(shí)現(xiàn)，功率等級為CLASS 4的POE電源。POE電源模塊的電路拓?fù)浣Y(jié)構(gòu)采用反激式變換器實(shí)現(xiàn)，運(yùn)用變壓器原邊反饋穩(wěn)壓以及副邊同步整流技術(shù)。輸入電壓范圍在36V~57V之間，輸出電壓穩(wěn)點(diǎn)在5V，具有過壓保護(hù)、過流保護(hù)等特點(diǎn)。如圖1所示為POE電源的原理圖。

 

 

3.1 POE電源模塊芯片

 

芯片MAX5969B為用電設(shè)備（PD）提供符合以太網(wǎng)供電（PoE）系統(tǒng)IEEE802.3af/at標(biāo)準(zhǔn)的完整接口。MAX5969B為PD提供檢測信號、分級信號以及帶有浪涌電流控制的集成隔離功率開關(guān)。發(fā)生浪涌期間，MAX5969B將電流限制在180mA以內(nèi)，直到隔離功率MOSFET完全開啟后切換到較高的限流值（720mA至880mA）。器件具有輸入U(xiǎn)VLO，帶有較寬的滯回和長周期干擾脈沖屏蔽，以補(bǔ)償雙絞線電纜的阻性衰減，確保上電/掉電期間無干擾傳輸。MAX5969B輸入端能夠承受高達(dá)100V的電壓。

 

MAX5969B芯片特性如下：

 

（1）兼容于IEEE 802.3af/at

 

（2）2級事件分級

 

（3）簡易的墻上適配器接口

 

（4）0至5級POE分級

 

（5）100V絕對最大額定輸入

 

（6）180mA最大浪涌電流限制

 

（7）正常工作期間電流限制在720mA至880mA

 

（8）電流限制和折返式保護(hù)

 

（9）傳統(tǒng)的36V UVLO (MAX5969A)

 

（10）IEEE 802.3af/at兼容、40V UVLO (MAX5969B)

 

（11）過熱保護(hù)

 

（12）增強(qiáng)散熱的3mm × 3mm、10引腳TDFN封裝

 

如圖2所示為MAX5969B的引腳圖，接下來簡要介紹下每個引腳。

 

圖2 MAX5969B引腳圖

 

表1 MAX5969B引腳簡介

 

芯片MAX5969B工作過程的簡單介紹，MAX5969B有4種不同的工作模式：

 

PD檢測、PD分級、標(biāo)記事件和PD供電模式。檢測模式是用來檢測設(shè)備是不是PD設(shè)備；分級模式是用來給PD設(shè)備確定輸入功率為多大；標(biāo)記事件一般用于2級分級模式檢測；供電模式為正式給PD設(shè)備供電。

 

當(dāng)輸入電壓在1.4V和10.1V之間時(shí)器件進(jìn)入PD檢測模式；當(dāng)輸入電壓在12.6V和20V之間時(shí)，器件進(jìn)入PD分級模式；一旦輸入電壓超過VON，器件則進(jìn)入PD供電模式。

 

檢測模式（1.4V≤ VIN ≤ 10.1V）:

 

檢測模式下，PSE向VIN施加1.4V至10.1V范圍(最小步長為1V)的兩個電壓，并記錄這兩點(diǎn)處的電流測量值。然后，PSE計(jì)算DV/DI以確保連接了24.9kΩ特征電阻。在VDD和DET之間連接特征電阻(RDET)，以確保正確的特征檢測。檢測模式下，MAX5969B將DET拉低。當(dāng)輸入電壓超過12.5V時(shí)，DET變?yōu)楦咦钁B(tài)。檢測模式下，MAX5969B的大多數(shù)內(nèi)部電路都處于關(guān)斷狀態(tài)，偏置電流小于10μA。

 

分級模式(12.6V≤ VIN ≤ 20V) ：

 

分級模式下，PSE根據(jù)PD所需的功耗對PD進(jìn)行分級，使PSE能夠有效管理功率分配。0至5級的定義可通過查看數(shù)據(jù)手冊知道(IEEE 802.3af/at標(biāo)準(zhǔn)僅定義了0至4級，5級用于特殊要求)。CLS與VSS之間連接一個外部電阻(RCLS)，用于設(shè)置分級電流。PSE通過向PD輸入施加電壓并測量PSE輸出的電流來確定PD的級別。當(dāng)PSE施加的電壓在12.6V和20V之間時(shí)。PSE使用分級電流信息來對PD功率要求進(jìn)行分級。分級電流包括RCLS吸收的電流和MAX5969B的電源電流。所以PD吸收的總電流在IEEE 802.3af/at標(biāo)準(zhǔn)的指標(biāo)范圍之內(nèi)。當(dāng)器件處于供電模式時(shí)，則關(guān)閉分級電流。

 

供電模式(喚醒模式)

 

當(dāng)VIN上升到欠壓鎖定門限(VON)以上時(shí)，MAX5969B進(jìn)入供電模式。當(dāng)VIN上升到VON以上時(shí)，MAX5969B開啟內(nèi)部n溝道隔離MOSFET，將VSS連接至RTN，內(nèi)部浪涌電流限制設(shè)置為135mA (典型值)。當(dāng)RTN處的電壓接近VSS并且浪涌電流降至浪涌門限以下時(shí)，隔離MOSFET完全開啟。一旦完全開啟隔離MOSFET，MAX5969B將電流限制更改為800mA。在功率MOSFET完全開啟之前，電源就緒開漏輸出(PG)保持為低電平，持續(xù)時(shí)間至少為，以在浪涌期間禁止后續(xù)的DC-DC轉(zhuǎn)換器。

 

芯片還有一些其它的工作狀態(tài)，例如欠壓鎖定、熱關(guān)斷保護(hù)、墻上電源適配器檢測和工作等。

 

芯片MAX5974A為寬輸入電壓范圍、有源鉗位、電流模式PWM控制器，用于控制以太網(wǎng)供電(PoE)的用電設(shè)備(PD)中的正激轉(zhuǎn)換器。MAX5974A適用于通用或電信系統(tǒng)的輸入電壓范圍。芯片MAX5974A獨(dú)特的電路設(shè)計(jì)能夠在不需要光耦的前提下獲得穩(wěn)定的輸出。

 

MAX5974A有很多特性，以下簡要介紹幾個：

 

（1）峰值電流模式控制、有源鉗位、正激PWM控制器

 

（2）無需光耦即可獲得穩(wěn)壓輸出

 

（3）100kHz至600kHz可編程、±8%抖動控制的開關(guān)頻率，可同步至高達(dá)1.2MHz

 

（4）可編程頻率抖動，支持低EMI、擴(kuò)頻工作

 

（5）可編程死區(qū)時(shí)間、PWM軟啟動、電流斜率補(bǔ)償

 

如圖3所示為芯片的引腳圖。

 

圖3 MAX5974引腳圖

 

表2 MAX5974A引腳簡介

 

 

3.2 輸入電路以及輸出電路簡介

 

輸入電壓取自于網(wǎng)絡(luò)端口的48V電源，輸入電壓經(jīng)過兩個整流橋D1、D2，其中D26是一個瞬態(tài)抑制二極管SMBJ54A用來保護(hù)輸入過壓。

 

輸出電壓通過反激變壓器的副邊整流后得到，由于整流后脈動電壓較大，所以會在整流后添加輸出濾波電容，輸出濾波電容一般會選擇幾個大電容再加一個小電容并聯(lián)，大電容起到儲能和濾波的作用，小電容用來高頻去耦，幾個電容并聯(lián)可以將輸出電阻降到最小。本模塊POE電源選擇3顆封裝為1206，容值大小為47uF的陶瓷電容。反激變壓器選擇SIR412DP開關(guān)管實(shí)現(xiàn)有源整流，利用變壓器副邊繞組來獲得驅(qū)動電壓，這樣變壓器原邊就不需要消磁電路或者吸收電路，而是把能量用來驅(qū)動SIR412DP開關(guān)管，實(shí)現(xiàn)同步整流技術(shù)。開關(guān)管的漏極和源極并聯(lián)RCD吸收電路，用來抑制開關(guān)管漏源端的電壓尖峰而達(dá)到保護(hù)開關(guān)管的目的。雖然說MOSFET的是一種壓控壓型的開關(guān)管，但是對于開關(guān)管開通和關(guān)閉都是給開關(guān)管的寄生電容充電來打開或關(guān)閉，這就需要一定的驅(qū)動電流。所以在驅(qū)動電路中串聯(lián)一個10歐姆的電阻。

 

3.3 芯片外圍電路簡介

 

芯片MAX5969B主要作用體現(xiàn)在剛剛上電的時(shí)候和PSE供電模塊用來通信的芯片，對于每一個POE電源來說，這種類似的芯片是必不可少的。市面上有些號稱是POE電源的往往只是把48V的電壓變成5V或者其它的電壓，在上電的時(shí)候并沒有檢測、分級的階段，這對于受電設(shè)備來說是危險(xiǎn)的。檢測電源是POE電源還是非POE電源的一般方法是，拿萬用表測量供電腳，一般是網(wǎng)絡(luò)端口的4,5、7,8腳，如果端口輸出是穩(wěn)定的48V電壓，這說明電源是非POE電源；如果測量的電壓在2~10V跳動，則說明電源是POE電源，電壓跳動是在對PD端進(jìn)行檢測。

 

芯片MAX5969B的VDD是電源引腳，VDD和VSS之間接有0.1uF的電容用來旁路，電容C7和C13用來儲能和濾波。

 

DET接一個24.9K的電阻到Vin，這個電阻是特征電阻不可更改，要是把這個電阻的阻值改變了，POE電源工作會不正常。

 

VSS引腳是接輸入整流過后的地端，VSS內(nèi)部通過MOSFET管和變壓器原邊的接地端相連。當(dāng)芯片處于檢測與分級階段時(shí)候，內(nèi)部MOSFET處于斷開的狀態(tài)。

 

RTN引腳接變壓器原邊的地端，是后繼DC-DC的功率地端。

 

WAD引腳是用來接墻上適配器電源供電，本模塊的POE電源沒有用上墻上適配器，但是在電路設(shè)計(jì)的時(shí)候也考慮到了，只是沒有焊接相關(guān)器件。

 

PG引腳內(nèi)部是MOSFET漏極輸出，在芯片內(nèi)部的MOSFET完全開啟之前，PG保持為低電平，PG端接MAX5974A的使能端，故PG在保持低電平期間，MAX5974A是處于不工作狀態(tài)。PG外接1nF的電容旁路。

 

2EC引腳是2級事件檢測腳，本模塊沒有用上直接上拉100K電阻到RTN，以防PD設(shè)備處于2級狀態(tài)時(shí)，2EC引腳有一個回路。

 

CLS引腳是分級電阻輸入引腳，CLS引腳接多大電阻到VSS地端，就決定了POE電源是處于哪一級?？刹榭磾?shù)據(jù)手冊知當(dāng)接30.9歐姆電阻時(shí)，PD設(shè)備設(shè)置為4級電路狀態(tài)，也就是說PD設(shè)備要消耗12.95-25.5W的功率。

 

芯片MAX5974A是一款電源管理芯片，芯片內(nèi)部集成了許多功能，只要根據(jù)芯片數(shù)據(jù)手冊推薦的外圍電路搭建方法，只需簡單的配置些電容和電阻很快就可以設(shè)計(jì)出一塊電源模塊。接下來將介紹芯片每個引腳外圍電路的搭建，來更好的理解芯片以及反激式開關(guān)電源。

 

DT引腳是用來設(shè)置死區(qū)時(shí)間的，由于MAX5974A這款芯片提供了兩個柵極驅(qū)動器輸出，一個是NDRV主開關(guān)柵極驅(qū)動器輸出，是用來驅(qū)動變壓器原邊是處于斷開狀態(tài)還是出來接通狀態(tài)。一個是AUXDRV是用來給變壓器副邊開關(guān)管實(shí)現(xiàn)同步整流的驅(qū)動信號，由于變壓器原邊開關(guān)管和變壓器副邊開關(guān)管不能夠同時(shí)開啟，盡管NDRV和AUXDRV是互補(bǔ)輸出的，但是由于開關(guān)管本身的開通和關(guān)斷過程不理想，在開通和關(guān)斷的時(shí)候有一定的時(shí)間延遲，故此需要添加一定的死區(qū)時(shí)間。死區(qū)時(shí)間設(shè)置時(shí)間在40ns至400ns之間，死區(qū)時(shí)間的設(shè)置是通過外接一個電阻到RTN地端，具體多大的電阻設(shè)置多長的死區(qū)時(shí)間，可通過如下公式得到：

 

 

本模塊選擇=27KW，死區(qū)時(shí)間就為108ns，對于這個死區(qū)時(shí)間已經(jīng)足夠了，因?yàn)楸敬问褂玫腗OSFET的延遲時(shí)間都在40ns以內(nèi)。

 

DITHER/SYNC引腳為頻率加抖編程或者同步連接引腳。在DITHER/SYNC和RTN地之間連接一個電容，在DITHER/SYNC和RT之間連接一個電阻，可以在范圍內(nèi)對轉(zhuǎn)換器的開關(guān)頻率加抖，從而降低EMI。具體過程是DITHER/SYNC處的電流源以50uA電流將電容C14充電至2V。達(dá)到該點(diǎn)后，以50uA電流將C14放電至0.4V。電容充電和放電會在DITHER/SYNC上產(chǎn)生一個三角波，峰值分別為0.4V和2V，通常情況下，頻率為1KHZ。電容C14的計(jì)算公式為：

 

 

本模塊選擇C14=10nF,其中連接電阻公式如下：

 

 

其中，%DITHER為加抖量，表示為開關(guān)頻率的百分比。將RDITHER設(shè)置為10 RRT，產(chǎn)生±10%的抖動。本模塊中沒有焊接次電阻，但是也預(yù)留了位置，需要的時(shí)候可以焊上次電阻。

 

RT引腳是開關(guān)頻率編程電阻連接。將連接至RTN地，設(shè)置PWM開關(guān)頻率在100KHZ~600KHZ之間。可參考如下公式：

 

 

為PWM波的開關(guān)頻率，本模塊電源選擇為29.4K，也就是說開關(guān)頻率為296KHZ。

 

FFB引腳是頻率折返門限編程輸入。將一個電阻從FFB連接至RTN地，設(shè)置輸出平均電流門限。低于該門限時(shí)，轉(zhuǎn)換器將開關(guān)頻率折返至其原始值的1/2。該引腳連接至RTN地時(shí)，禁用頻率折返功能。這腳的功能是為了在輕載的時(shí)候降低開關(guān)頻率，以降低開關(guān)損耗，提高轉(zhuǎn)換器效率，節(jié)約能源的作用。連接的電阻計(jì)算可通過如下公式得到：

 

 

其中，RFFB為FFB和RTN地之間的電阻，ILOAD(LIGHT)為輕載條件下觸發(fā)頻率折返的電流，RCS為連接在CS和RTN地之間的檢測電阻，IFFB為FFB源出至RFFB的電流(30µA，典型值)。本模塊通過一個0歐姆電阻相連。

 

COMP引腳是跨導(dǎo)放大器輸出和PWM比較器輸入。使用電平轉(zhuǎn)換器將COMP轉(zhuǎn)換至低電平，并連接至PWM比較器的反相輸入。此引腳是用來改善環(huán)路穩(wěn)定性，使輸出電壓穩(wěn)定紋波小。本模塊采用二型環(huán)路補(bǔ)償網(wǎng)絡(luò)來實(shí)現(xiàn)環(huán)路的穩(wěn)定，具體由原理圖中C15、C16和R10構(gòu)成的電路來完成。

 

FB引腳是跨導(dǎo)放大器反相輸入。MAX5974A包含一個帶有采樣-保持輸入的內(nèi)部誤差放大器。誤差放大器的同相輸入連接至內(nèi)部基準(zhǔn)，在反相輸入提供反饋。高開環(huán)增益和單位增益帶寬可實(shí)現(xiàn)良好的閉環(huán)帶寬和瞬態(tài)響應(yīng)。采用下式計(jì)算變壓器原邊耦合的輸出電壓：

 

 

MAX5974A的為1.52V，其中反饋電壓可通過如下公式得到：

 

 

本模塊的

 

 

本模塊的反饋電壓取自于變壓器原邊耦合的電壓，而沒有使用傳統(tǒng)的利用TL431和PC817的方案來獲得反饋電壓從而使輸出電壓穩(wěn)定，但是在電路設(shè)計(jì)的時(shí)候也預(yù)留了TL431和PC817反饋的方案來獲得輸出電壓穩(wěn)定。變壓器原邊耦合的電壓還有一個作用就是給MAX5974A芯片提供電源輸入?？赏ㄟ^設(shè)置反饋部分的電壓來改變輸出電壓，可以由如下公式可知：

 

 

其中， VOUT為輸出電壓， NC/NO為耦合輸出與主輸出繞組的匝數(shù)比。選擇的匝數(shù)比要使VCOUPLED高于UVLO關(guān)斷電平(7.35V，最大值)達(dá)一定裕量，該裕量由“跨越”一次掉電所需的保持時(shí)間決定。

 

SGND引腳為信號地引腳連接到RTN地。

 

CSSC引腳帶有斜率補(bǔ)償輸入的電流檢測。連接在CSSC與CS之間的電阻用于設(shè)置斜率補(bǔ)償量。器件在CSSC端產(chǎn)生電流斜坡，其峰值在振蕩器占空比為80%時(shí)達(dá)50μA。連接在CSSC至CS的外部電阻將該電流斜坡轉(zhuǎn)換至可編程斜率補(bǔ)償幅值，加至電流檢測信號，用于穩(wěn)定峰值電流模式控制環(huán)路。斜率補(bǔ)償信號的變化率由下式給出：

 

 

其中，m為斜率補(bǔ)償信號的變化率；RCSSC為連接在CSSC和CS之間的電阻值，用于設(shè)置變化率；fSW為開關(guān)頻率。本模塊選擇電阻R18為4.02K。

 

CS引腳是電流檢測輸入。用于平均電流檢測和逐周期限流的電流檢測連接。峰值限流觸發(fā)電壓為400mV，反向限流觸發(fā)電壓為-100mV。連接在n溝道MOSFET源極和RTN地之間的電流檢測電阻(典型應(yīng)用電路中的RCS)用于設(shè)置限流值。限流比較器的電壓觸發(fā)電平(VCS-PEAK)為400mV。利用下式計(jì)算RCS值：

 

 

其中，IPRI為變壓器原邊的峰值電流，該電流也流經(jīng)MOSFET。當(dāng)該電流（通過電流檢測電阻）產(chǎn)生的電壓超過限流比較器門限時(shí)，MOSFET驅(qū)動器（NDRV）在35ns()內(nèi)終止電流導(dǎo)通周期。本模塊的限流電阻選擇R21、R25為1206封裝阻值為0.25歐姆。利用一個小型RC網(wǎng)絡(luò)，對檢測波形上的前沿尖峰進(jìn)行額外的濾波。濾波電路的角頻率設(shè)置在10MHz至20MHz之間。本模塊選擇R26為499歐姆和電容C24為330pF。

 

PGND引腳為功率地接RTN地端。PGND為柵極驅(qū)動器的開關(guān)電流回路。

 

NDRV引腳為主開關(guān)柵極驅(qū)動器輸出。此腳通過一個小電阻接到主開關(guān)管SI7450的柵極來驅(qū)動SI7450。此腳輸出的頻率為296KHZ。

 

AUXDRV引腳pMOS有源鉗位開關(guān)柵極驅(qū)動器輸出。AUXDRV亦可驅(qū)動脈沖變壓器，用于同步反激應(yīng)用。此引腳和NDRV為互補(bǔ)輸出，本模塊是采用變壓器副邊耦合來驅(qū)動輸出整流開關(guān)管，故此腳并沒有用上，處于懸空狀態(tài)，但是在設(shè)計(jì)的時(shí)候，把其驅(qū)動的外圍電路也包含了進(jìn)去，需要用其來驅(qū)動輸出整流開關(guān)管時(shí)可以把相關(guān)電路焊上，但是不能同時(shí)有變壓器副邊耦合驅(qū)動和用AUXDRV驅(qū)動存在。

 

VC引腳是轉(zhuǎn)換器電源輸入。IN具有寬UVLO滯回，能夠?qū)崿F(xiàn)高效率電源設(shè)計(jì)。當(dāng)使用使能輸入EN設(shè)置電源的UVLO電平時(shí)，在IN和PGND之間連接一個齊納二極管，確保VIN總是被鉗位至低于其絕對最大額定值26V。本模塊的電源輸入取自變壓器原邊耦合的電壓，變壓器原邊耦合的電壓通過D10整流后給芯片的VC，芯片VC和RTN地之間接有22V穩(wěn)壓管D28以及電容C4和C37。其中與二極管D10并聯(lián)的RC電路是用來，在上電瞬間防止二極管有大電流的沖擊，在上電瞬間電流先通過RC電路，而保護(hù)二極管D10。

 

EN引腳使能輸入。當(dāng)EN電壓低于VENF時(shí)，柵極驅(qū)動器被禁用，器件處于低功耗UVLO模式。當(dāng)EN電壓高于VENR時(shí)，器件檢查其它使能條件。使能輸入EN用于使能或禁用器件。EN連接至IN時(shí)，器件始終保持工作。EN連接至地時(shí)，可禁用器件，并將電流損耗降低至150μA。本模塊的EN端通過一個100K的電阻連接到VC端，EN端也和MAX5969B的PG引腳相連，以用于在供電之前禁用MAX5974B。

 

DCLMP引腳是前饋?zhàn)畲笳伎毡茹Q位編程輸入。在輸入電源電壓DCLMP和GND之間連接一個電阻分壓器。DCLMP上的電壓設(shè)置轉(zhuǎn)換器的最大占空比(DMAX)，該值與輸入電源電壓成反比，所以MOSFET在發(fā)生瞬態(tài)期間仍然處于受保護(hù)狀態(tài)?？梢杂扇缦鹿降玫椒謮弘娮瑁?/div>